岡田 光司 OKADA Mitsuji

ID:9000017282102

ルネサスエレクトロニクス(株)技術開発部 Advanced LSI Systems Research, LSI research Laboratory, Renesas Electronics Corporation (2010年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-2 of 2

  • A 2.1-to-2.8-GHz Low-Phase-Noise All-Digital Frequency Synthesizer with a Time-Windowed Time-to-Digital Converter  [in Japanese]

    MAEDA Tadashi , TOKAIRIN Takashi , KITSUNEZUKA Masaki , OKADA Mitsuji , FUKAISHI Muneo

    2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2段階の量子化を行うTDCで時間分解能を向上させる構成を採用した。このTDCは位相比較に必要な最小の時間窓の範囲で間欠動作を行ない消費電力の増加を抑制している。90nm標準CMOSプロセスで試作したPLLで、基準周波数40MHz、ループ帯域500KHzのときに、インバンド位相雑音- …

    IEICE technical report 110(140), 49-54, 2010-07-15

    References (11) Cited by (1)

  • A 2.1-to-2.8-GHz Low-Phase-Noise All-Digital Frequency Synthesizer with a Time-Windowed Time-to-Digital Converter  [in Japanese]

    MAEDA Tadashi , TOKAIRIN Takashi , KITSUNEZUKA Masaki , OKADA Mitsuji , FUKAISHI Muneo

    2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2段階の量子化を行うTDCで時間分解能を向上させる構成を採用した。このTDCは位相比較に必要な最小の時間窓の範囲で間欠動作を行ない消費電力の増加を抑制している。90nm標準CMOSプロセスで試作したPLLで、基準周波数40MHz、ループ帯域500KHzのときに、インバンド位相雑音- …

    ITE Technical Report 34.29(0), 49-54, 2010

    J-STAGE  References (11)

Page Top