高橋 知也 TAKAHASHI Toshiya

ID:9000018805165

熊本大学大学院自然科学研究科 Graduate School of Science and Technology Kumamoto University (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-2 of 2

  • An Area Minimized Logic Cluster using COGRE Logic Cell  [in Japanese]

    TAKAHASHI Toshiya , INOUE Kazuki , AMAGASAKI Motoki , IIDA Masahiro , KUGA Morihiro , SUEYOSHI Toshinori

    現在,集積回路の大規模化,複雑化によりFPGA(Field Programmable Gate Array)の高性能化が必要とされている.著者らはFPGAの中でも論理ブロックの小型化を目的として, COGRE(Compactly Organized Generic Reconfigurable Element)論理セルによる論理セルの小型化と,論理セル間の入力共有によるローカル配線の面積削減という …

    IEICE technical report 112(203), 49-54, 2012-09-18

  • A Novel Cluster Structure based on Input Sharing of LUTs  [in Japanese]

    TAKAHASHI Toshiya , INOUE Kazuki , AMAGASAKI Motoki , IIDA Masahiro , KUGA Morihiro , SUEYOSHI Toshinori

    クラスタベースFPGAは,基本論理セルであるLUTを複数もつ論理クラスタから構成される.論理クラスタ内では,各LUTはローカル配線によって接続されている.しかし,ローカル配線はリソースが非常に多く,論理クラスタ内に占める面積の割合も大きいため,FPGA全体の面積に大きな影響を与えている.そこで本稿ではローカル配線のリソース量削減を目的とし,LUT間の入力ピンを共有した論理クラスタ構造を提案する.L …

    IEICE technical report 111(218), 19-24, 2011-09-19

    References (9)

Page Top