森友 淳史 MORITOMO Atsushi

ID:9000045470921

大阪大学大学院 情報科学研究科 Dept. of Bioinformatic Engineering, Graduate School of Infomation Science and Technology, Osaka University (2006年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-4 of 4

  • Boolean Equivalence Checking Using a Subset of First-Order Logic  [in Japanese]

    MORITOMO Atsushi , HAMAGUCHI Kiyoharu , KASHIWABARA Toshinobu

    近年の半導体回路の大規模化, 複雑化に伴い, その設計検証にはより一層の時間と資源が必要となっている.2つの設計間での等価性判定は, 典型的な設計検証問題の1つである.設計検証では一般にシミュレーションが主流だが, 等価性判定に関しては形式的検証手法の利用が普及しつつある.ブール関数レベルでの形式的な等価性判定を考えると, その検証には膨大な時間と資源がかかる.そこで, 第一階述語論理を利用し検証 …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 123, 49-54, 2006-01-17

    References (12)

  • Boolean Equivalence Checking Using a Subset of First-Order Logic  [in Japanese]

    MORITOMO Atsushi , HAMAGUCHI Kiyoharu , KASHIWABARA Toshinobu

    近年の半導体回路の大規模化, 複雑化に伴い, その設計検証にはより一層の時間と資源が必要となっている.2つの設計間での等価性判定は, 典型的な設計検証問題の1つである.設計検証では一般にシミュレーションが主流だが, 等価性判定に関しては形式的検証手法の利用が普及しつつある.ブール関数レベルでの形式的な等価性判定を考えると, その検証には膨大な時間と資源がかかる.そこで, 第一階述語論理を利用し検証 …

    IEICE technical report 105(516), 49-54, 2006-01-11

    References (24)

  • Boolean Equivalence Checking Using a Subset of First-Order Logic  [in Japanese]

    MORITOMO Atsushi , HAMAGUCHI Kiyoharu , KASHIWABARA Toshinobu

    近年の半導体回路の大規模化, 複雑化に伴い, その設計検証にはより一層の時間と資源が必要となっている.2つの設計間での等価性判定は, 典型的な設計検証問題の1つである.設計検証では一般にシミュレーションが主流だが, 等価性判定に関しては形式的検証手法の利用が普及しつつある.ブール関数レベルでの形式的な等価性判定を考えると, その検証には膨大な時間と資源がかかる.そこで, 第一階述語論理を利用し検証 …

    IEICE technical report 105(514), 49-54, 2006-01-11

    References (24) Cited by (1)

  • Boolean Equivalence Checking Using a Subset of First-Order Logic  [in Japanese]

    MORITOMO Atsushi , HAMAGUCHI Kiyoharu , KASHIWABARA Toshinobu

    近年の半導体回路の大規模化, 複雑化に伴い, その設計検証にはより一層の時間と資源が必要となっている.2つの設計間での等価性判定は, 典型的な設計検証問題の1つである.設計検証では一般にシミュレーションが主流だが, 等価性判定に関しては形式的検証手法の利用が普及しつつある.ブール関数レベルでの形式的な等価性判定を考えると, その検証には膨大な時間と資源がかかる.そこで, 第一階述語論理を利用し検証 …

    IEICE technical report 105(517), 49-54, 2006-01-10

    References (12)

Page Top