川上 大輔 KAWAKAMI D.

ID:9000045499401

慶應義塾大学大学院理工学研究科計算機科学専攻 Dept.of Information and Computer Science, Keio University (2001年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-7 of 7

  • Trial manufacture of asynchronous switch  [in Japanese]

    ISHIKAWA K. , KAWAKAMI D. , SHIBATA Y. , AMANO H.

    完全非同期式の4入力4出力スイッチ用チップを0.6μm CMOSフルカスタム方式により試作し、回路シミュレーションによってその性能を測定した。独自のアービトレーション回路を導入した結果、試作したチップはスイッチとして正しく動作し、現実的な前提の元では最大約352MBits/s、チップの限界では最大約1.6GBits/sの性能を実現した。

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 101, 65-71, 2001-05-17

    References (6)

  • Trial manufacture of asynchronous switch  [in Japanese]

    ISHIKAWA K. , KAWAKAMI D. , SHIBATA Y. , AMANO H.

    完全非同期式の4入力4出力スイッチ用チップを0.6μm CMOSフルカスタム方式により試作し、回路シミュレーションによってその性能を測定した。独自のアーピトレーション回路を導入した結果、試作したチップはスイッチとして正しく動作し、現実的な前提の元では最大約352MBits/s、チップの限界では最大約1.6GBITs/sの性能を実現した。

    Technical report of IEICE. VLD 101(46), 15-21, 2001-05-11

    References (6)

  • Design of DRAM type Multi-context FPGA for Virtual Hardware HOSMII  [in Japanese]

    KAWAKAMI D. , SHIBATA Y. , AMANO H.

    仮想ハードウェアシステムHOSMIIは、複数の配線情報メモリをチップ内に持たせたマルチコンテキストFPGAを用い、データ駆動的に制御し回路の仮想化を行なうシステムである。FPGA/CPLDにDRAMを混載させることで、大量の配線情報データをチップ内に格納することができ、従来のSRAM型FPGAで問題となっていた回路の再構成時間を大幅に短縮させることが可能である。しかし、DRAMを混載させたFPGA …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 99, 1-8, 2001-01-11

    References (6)

  • Design of DRAM type Multi-context FPGA for Virtual Hardware HOSMII  [in Japanese]

    KAWAKAMI D. , SHIBATA Y. , AMANO H.

    仮想ハードウェアシステムHOSMIIは、複数の配線情報メモリをチップ内に持たせたマルチコンテキストFPGAを用い、データ駆動的に制御し回路の仮想化を行なうシステムである。FPGA/CPLDにDRAMを混載させることで、大量の配線情報データをチップ内に格納することができ、従来のSRAM型FPGAで問題となっていた回路の再構成時間を大幅に短縮させることが可能である。しかし、DRAMを混載させたFPGA …

    Technical report of IEICE. VLD 100(531), 1-8, 2001-01-04

    References (6)

  • Design of DRAM type Multi-context FPGA for Virtual Hardware HOSMII  [in Japanese]

    KAWAKAMI D. , SHIBATA Y. , AMANO H.

    仮想ハードウェアシステムHOSMIIは、複数の配線情報メモリをチップ内に持たせたマルチコンテキストFPGAを用い、データ駆動的に制御し回路の仮想化を行うシステムである。FPGA/CPLDにDRAMを混載させることで、大量の配線情報データをチップ内に格納することができ、従来のSRAM型FPGAで問題となっていた回路の再構成時間を大幅に短縮させることが可能である。しかし、DRAMを混載させたFPGAの …

    IEICE technical report. Computer systems 100(533), 1-8, 2001-01-04

    References (6)

  • Researches on a Virtual Hardware System using Multi-context Reconfigurable Logic Devices  [in Japanese]

    AMANO H. , SHIBATA Y. , TAKAYAMA A. , KAWAKAMI D. , UNO M.

    仮想ハードウェアは、ハードウェア構成を動的に入れ替えて順に動作させることで、システムの最大サイズを超えるハードウェアを仮想的に実現する機構である。最近、FPGA / CPLDチップ内に複数のConfiguration memoryを持ち、これを切り替えて用いることのできるマルチコンテキストFPGAが登場したことにより、実現の可能性が高まっている。本稿は、まず仮想ハードウェアを実現することのできる素 …

    Technical report of IEICE. ICD 100(41), 43-50, 2000-05-11

    References (19) Cited by (3)

  • SA-2-4 DRAM型マルチコンテキストPLDの設計  [in Japanese]

    川上 大輔 , 森澤 文晴 , 柴田 裕一郎 , 天野 英晴

    Proceedings of the IEICE General Conference 1999年.基礎・境界, 439, 1999-03-08

Page Top