名取 研二 NATORI Kenji

ID:9000045820990

東京工業大学フロンティア研究機構 Frontier Research Center, Tokyo Institute of Technology (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-5 of 5

  • Interface controlled silicide Schottky S/D for future 3D devices  [in Japanese]

    TAMURA Yuta , YOSHIHARA Ryo , KAKUSHIMA Kuniyuki , AHMET Parhat , KATAOKA Yoshinori , NISHIYAMA Akira , SUGII Nobuyuki , TSUTSUI Kazuo , NATORI Kenji , HATTORI Takeo , IWAI Hiroshi

    本研究ではシリサイド形成時の界面制御方法としてNi/Si積層構造を提案する。Ni/Si積層構造によって形成した積層NiSi_2は界面反応を制御し平坦な界面を得ることができ、物理的・電気的にも幅広い温度領域で安定した特性であることを示した。またシリサイド/Si基板界面に不純物を導入することでショットキー障壁の変調が可能であり、不純物を導入していない場合と同様に平坦界面・安定な特性を有することを示した …

    Technical report of IEICE. SDM 112(92), 87-92, 2012-06-14

    References (16)

  • Defect analysis of HfO_2/In_<0.53>Ga_<0.47>As interface using capacitance-voltage and conductance methods

    DARIUS Zade , HOSOI Ryuji , PARHAT Ahmet , KAKUSHIMA Kuniyuki , TSUTSUI Kazuo , NISHIYAMA Akira , SUGII Nobuyuki , NATORI Kenji , HATTORI Takeo , IWAI Hiroshi

    The changes in electrical characteristics of W/HfO_2 or La_2O_3/ In_<0.53>Ga_<0.47>As capacitors by wet chemical treatment before or controlling the substrate temperature during oxide depo …

    IEICE technical report 111(114), 17-22, 2011-06-27

    References (6)

  • High Temperature Annealing with MIPS Structure for Improving Interfacial Property at La-silicate/Si Interface and Achieving Scaled EOT  [in Japanese]

    KAWANAGO Takamasa , KAKUSHIMA Kuniyuki , AHMET Parhat , TSUTSUI Kazuo , NISHIYAMA Akira , SUGII Nobuyuki , NATORI Kenji , HATTORI Takeo , IWAI Hiroshi

    本論文では、低EOTと良好な界面特性の両立に向けた直接接合La-silicate/Si構造の界面制御について報告する。800℃、30分間の熱処理を行うことで界面準位を1.6×10^<11>cm^<-2>eV^<-1>まで低減することができたが、EOTの著しい増加を確認した。高温熱処理とMetal Inserted Poly-Si(MIPS)構造を組み合わせること …

    IEICE technical report 111(114), 1-5, 2011-06-27

    References (15)

  • High Temperature Rapid Thermal Annealing of Rare-Earth Oxides Dielectrics for Highly Scaled Gate Stack of EOT=0.5nm  [in Japanese]

    KITAYAMA Daisuke , KOYANAGI Tomotsune , KAKUSHIMA Kuniyuki , AHMET Parhat , TSUTSUI Kazuo , NISHIYAMA Akira , SUGII Nobuyuki , NATORI Kenji , HATTORI Takeo , IWAI Hiroshi

    EOT=0.5nmを達成するにはSi基板との界面においてSiO_2界面層が形成されないhigh-k/Si直接接合構造の実現が必須である。High-k材料のうち希土類酸化物はSi基板と直接接合が容易に達成できるため次世代high-k材料として期待されている。本研究では絶縁膜としてLa_2O_3/CeO_x積層構造を用いることで達成したhigh-k/Si直接接合の電気特性の評価結果を報告する。具体的に …

    IEICE technical report 110(90), 43-48, 2010-06-15

    References (10)

  • Nickel silicide Encroachment in Silicon Nanowire and its Suppression  [in Japanese]

    SHIGEMORI Naoto , SATO Soshi , KAKUSHIMA Kuniyuki , AHMET Parhat , TSUTSUI Kazuo , NISHIYAMA Akira , SUGII Nobuyuki , NATORI Kenji , HATTORI Takeo , IWAI Hiroshi

    SiナノワイヤにおけるNiシリサイドはワイヤ形状や周囲の酸化膜の影響から、バルク基板との反応と異なった反応を示す。ワイヤ径や熱処理温度を変化させた実験を通じてシリサイド化の現象を調査し、シリサイド反応の抑制方法を提案する。また、SiナノワイヤにおけるNiシリサイド形成のサイズ効果を評価した。

    IEICE technical report 110(90), 17-22, 2010-06-15

    References (7)

Page Top