森元 薫夫 MORIMOTO Masao

ID:9000046002164

ルネサスエレクトロニクス Renesas Electronics Corporation (2013年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-2 of 2

  • Reduction of SRAM Standby Leakage utilizing All Digital Current Comparator  [in Japanese]

    MAEDA Noriaki , KOMATSU Shigenobu , MORIMOTO Masao , TANAKA Koji , TSUKAMOTO Yasumasa , NII Koji , SHIMAZAKI Yasuhisa

    モバイルアプリケーション用途の高性能・低待機電力SRAMを提案する。デジタル電流比較器を利用し、温度によって最適なスタンバイモードを選択することで待機時のリーク電流を半減できる。28nm CMOSで試作した32KbのSRAMにおいて、アクセスタイム420psと0.41μAのリーク電流を達成した。

    Technical report of IEICE. ICD 113(1), 109-114, 2013-04-11

  • A 40nm Low-power SRAM with Multi-stage Replica-Bitline Scheme for Reducing Timing Variation  [in Japanese]

    KOMATSU Shigenobu , YAMAOKA Masanao , MORIMOTO Masao , MAEDA Noriaki , SHIMAZAKI Yasuhisa , OSADA Kenichi

    微細化に伴うV_<th>ばらつきの増加によって、SRAMのアクセス遅延が増加し問題となっている。センスアンプ起動タイミングのばらつきを抑制することで、SRAMのアクセス遅延を削減できる。本研究では、センスアンプ起動タイミングのばらつきを抑制可能な直列レプリカビット線技術を開発した。この直列レプリカビット線技術を適用した288kbitのSRAMモジュールを40nmの加工プロセスを用いて作 …

    IEICE technical report 110(9), 17-21, 2010-04-15

    References (4)

Page Top