中村 宏 NAKAMURA HIROSHI

Articles:  1-18 of 18

  • Normally-Off Computing: 1. Challenges and Opportunities of Normally-off Computing  [in Japanese]

    中村 宏 , 中田 尚 , 三輪 忍

    コンピュータシステムの低消費電力化は大きな社会的要請であるとともに克服すべき重要な課題である.その解決に向けて,システムにおいて真に動作すべき構成要素以外,常時電源を遮断する「ノーマリーオフ」が注目を集めている.また,2011年度よりNEDOプロジェクト「ノーマリーオフコンピューティング 基盤技術開発」が開始しており,そこでは,近年実用化が進みつつある,MRAM FeRAMなどの新しい材料を用いた …

    情報処理 54(7), 654-660, 2013-06-15

    IPSJ 

  • Challenges and Opportunities for Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    コンピュータシステムの低消費電力化は今日の喫緊の課題である。コンピュータシステムは、その動作中も全ての構成要素が常に動作する必要はないという特徴を利用し、真に動作すべき構成要素以外の電源を積極的に遮断する「ノーマリーオフ」の実現に期待がもたれている、その実現には、電源遮断時にもシステムの状態を正しく保存する必要がある。電源遮断時にはSRAM、DRAM等の揮発性メモリの内容は忘れられるため、電力削減 …

    IEICE technical report 112(377), 37, 2013-01-09

  • Challenges and Opportunities for Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    コンピュータシステムの低消費電力化は今日の喫緊の課題である。コンピュータシステムは、その動作中も全ての構成要素が常に動作する必要はないという特徴を利用し、真に動作すべき構成要素以外の電源を積極的に遮断する「ノーマリーオフ」の実現に期待がもたれている、その実現には、電源遮断時にもシステムの状態を正しく保存する必要がある。電源遮断時にはSRAM、DRAM等の揮発性メモリの内容は忘れられるため、電力削減 …

    IEICE technical report. Computer systems 112(376), 37, 2013-01-09

  • Challenges and Opportunities for Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    コンピュータシステムの低消費電力化は今日の喫緊の課題である。コンピュータシステムは、その動作中も全ての構成要素が常に動作する必要はないという特徴を利用し、真に動作すべき構成要素以外の電源を積極的に遮断する「ノーマリーオフ」の実現に期待がもたれている、その実現には、電源遮断時にもシステムの状態を正しく保存する必要がある。電源遮断時にはSRAM、DRAM等の揮発性メモリの内容は忘れられるため、電力削減 …

    Technical report of IEICE. VLD 112(375), 37, 2013-01-09

  • 12-2 A Video Summarization Support System Based on Interactive Evolutionary Computation  [in Japanese]

    NAKAMURA Hiroshi , ONO Satoshi , NAKAYAMA Shigeru

    This paper proposes a video summarization support system by interactive evolutionary computation. The system evaluates a solution on the basis of qualitative (user preference) and quantitative (redund …

    PROCEEDINGS OF THE ITE ANNUAL CONVENTION 2013(0), 12-2-1-_12-2-2_, 2013

    J-STAGE 

  • The Road to Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    Technical report of IEICE. VLD 112(114), 121, 2012-06-25

  • The Road to Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    IEICE technical report. Circuits and systems 112(113), 121, 2012-06-25

  • The Road to Normally-Off Computing  [in Japanese]

    NAKAMURA Hiroshi

    Mathematical Systems Science and its Applications : IEICE technical report 112(116), 121, 2012-06-25

  • Sleep Depth Controlling for Run-Time Leakage Power Saving  [in Japanese]

    TAKEDA Seidai , MIWA Shinobu , NAKAMURA Hiroshi

    電子情報通信学会技術研究報告. ICD, 集積回路 111(352), 69, 2011-12-08

  • Dreams Come True When We Don't Give Up : Life as a broadcast engineer, consistent in audience standard  [in Japanese]

    NAKAMURA Hiroshi

    The Journal of The Institute of Image Information and Television Engineers 65(1), 1-7, 2011-01-01

    J-STAGE 

  • Accurate Delay Analysis Method of Power-Gated Circuit  [in Japanese]

    武田 清大 , 金 均東 , 中村 宏 [他]

    情報処理学会研究報告 2010年度(4), 6p, 2010-12

  • A study of high-performance asynchronous network-on-chip focused on bias of packets transfer routes  [in Japanese]

    武安 聡 , 今井 雅 , 中村 宏

    情報処理学会研究報告 2010年度(4), 6p, 2010-12

  • A Fine Grain Dynamic Sleep Control Scheme in Superscalar Processor  [in Japanese]

    KOJIMA Yu , IKEBUCHI Daisuke , SEKI Naomi , HASEGAWA Yohei , AMANO Hideharu , KASHIMA Toshihiro , TAKEDA Seidai , SHIRAI Toshiaki , NAKATA Mitustaka , USAMI Kimiyoshi , SUNATA Tetsuya , KANAI Jun , NAMIKI Mitaro , KONDO Masaaki , NAKAMURA Hiroshi

    Geyser-0は、MIPS R3000の演算ステージからシフタ、乗算器、除算器を分離し、それぞれに対して動的にパワーゲーティングを行い、命令レベルでスリープ制御を行うことにより、リーク電力を節減する。Geyser-0は、単純なパイプライン構造であるため、場合によってはより大きな性能が必要である。そこで、Geyser-0を拡張したスーパースカラプロセッサGeyser-HS (Hybrid Scal …

    IEICE technical report 108(28), 87-92, 2008-05-13

    References (10)

  • A Dynamic Voltage and Frequency Control Technique for a Chip Multiprocessor Architecutre  [in Japanese]

    KONDO MASAAKI , NAKAMURA HIROSHI

    チップマルチプロセッサ(CMP)は, 複数のプロセス(スレッド)がL2キャッシュやチップ・メモリ間バスを共有するために, 各プロセスの性能は他のプロセッサコア上で同時に実行するプログラムの性質に大きく依存する.共有リソースにおいて競合が生じると, チップ全体の性能が大きく低下したり, 各プロセスの性能低下の影響の公平さ(Fariness)が失われるといった問題が生じる.本稿では, CMPにおいて, …

    IPSJ SIG Notes 163, 25-30, 2005-05-31

    References (13)

  • A Leakage-Power-Aware Compilation Method for Software Controlled On-chip Memory Architecture  [in Japanese]

    FUJITA MOTONOBU , KONDO MASAAKI , NAKAMURA HIROSHI

    今後, プロセスの微細化に伴いリーク電流が増大し, プロセッサ全体の消費電力おけるリーク電流に由来するスタティック消費電力の割合が大きくなると予測されている. 我々はこれまでに, ソフトウェア制御可能メモリを対象としたスタティック消費電力削減手法を提案している. オンチップ記憶部分の消費エネルギーに関して, ソフトウェア制御オンチップメモリの利用率と, スタティック消費エネルギーの間にトレードオフ …

    IPSJ SIG Notes 162, 205-210, 2005-03-07

    References (4)

  • MegaProto : A Low-Power and Compact Cluster for High-Performance Computing  [in Japanese]

    NAKASHIMA HIROSHI , NAKAMURA HIROSHI , SATO MITSUHISA , BOKU TAISUKE , MATSUOKA SATOSHI , TAKAHASHI DAISUKE , HOTTA YOSHIHIKO

    現在進行中の研究プロジェクト「低電力とモデリング技術によるメガスケールコンピューティング」において, 我々は百万プロセッサ規模の並列システムは低電力コモディティプロセッサの高密度実装によってのみ実現可能であると主張し, それを実証するためのプロトタイプMegaProtoを開発している. MegaProtoは19インチラックに搭載可能な1Uサイズのクラスタユニットを単位として構成され, 一つのユニッ …

    IPSJ SIG Notes 162, 121-126, 2005-03-07

    References (6)

  • 28p-TE-1 Magnetic-Axis Shift Experiment in Heliotron DR  [in Japanese]

    Yanagi Nagato , Obiki Tokuhiro , Iiyoshi Atsuo , Morimoto Shigeyuki , Nakamura Hiroshi , Sato Motoyasu , Kobayashi Sakuji , Iima Masaki , Ichiguchi Katsuji , Besshou Sakae , Wakatani Masahiro

    Meeting Abstracts of the Physical Society of Japan 44.4(0), 126, 1989

    J-STAGE 

  • Operational Direct Satellite (BS-2) Broadcasting System in Japan  [in Japanese]

    Nakamura Hiroshi , Imahori Yutaka , Sonoda Shoji

    昭和53年4月打上げの実験用中形放送衛星 (BS) と各種実験施設による実験成果をもとに計画された放送衛星2号 (昭和59年2月打上げ予定) によるわが国初の実用衛星放送システムについて, 宇宙開発事業団におけるBS-2の開発状況と管制施設の概要, 通信放送衛星機構およびNHKにおける各地上施設の準備状況等について概述した.

    The Journal of the Institute of Television Engineers of Japan 37(3), 170-177, 1983

    J-STAGE 

Page Top