宮本 孝道 MIYAMOTO TAKAMICHI

ID:9000046007306

日本電気株式会社グリーンプラットフォーム研究所 NEC Corporation Green Platform Research Labs. (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 23

  • 1 / 2
  • A Method to Enhance Throughput in A Multi-Tasking Environment on A Server with Many-Core Acceletators  [in Japanese]

    MIYAMOTO Takamichi , ISHIZAKA Kazuhisa , HOSOMI Takeo , SAKAI Junji

    多数のエンドユーザ向けクラウドサービスは高いスループット性能が求められるが,HPC分野やWebサーバ向けの従来のスループット向上手法では,アプリケーションの特徴が異なるために演算器リソースを効率良く使い切れない課題がある.一方,チップベンダが発表しているメニコアアクセラレータの傾向から,メニコアアクセラレータはベクトル演算のようなソフトウェアスレッド内並列性とソフトウェアスレッド並列性を活用しなけ …

    IEICE technical report. Computer systems 112(173), 67-72, 2012-07-26

    References (9)

  • Multi Media Offload with Automatic Parallelization  [in Japanese]

    ISHIZAKA KAZUHISA , SAKAI JUNJI , EDAHIRO MASATO , MIYAMOTO TAKAMICHI , MASE MASAYOSHI , KIMURA KEIJI , KASAHARA HIRONORI

    自動並列化技術と自動オフロード技術により,アプリプログラムを変更することなくメディア処理をヘテロマルチコア上で高速化する手法を提案する.メディア処理は高い演算性能を必要とするが,プロセッサの進歩はヘテロマルチコアへと進んでおりソフトウェアが複雑化する.本稿では,メディア処理アプリの特徴を利用し,コアへの処理の分割と並列化をアプリプログラマに隠蔽した高速化手法を提案する.実験では,提案手法により W …

    情報処理学会研究報告. UBI, [ユビキタスコンピューティングシステム] 25, y1-y7, 2010-03-26

    References (9)

  • Multi Media Offload with Automatic Parallelization  [in Japanese]

    ISHIZAKA KAZUHISA , SAKAI JUNJI , EDAHIRO MASATO , MIYAMOTO TAKAMICHI , MASE MASAYOSHI , KIMURA KEIJI , KASAHARA HIRONORI

    自動並列化技術と自動オフロード技術により,アプリプログラムを変更することなくメディア処理をヘテロマルチコア上で高速化する手法を提案する.メディア処理は高い演算性能を必要とするが,プロセッサの進歩はヘテロマルチコアへと進んでおりソフトウェアが複雑化する.本稿では,メディア処理アプリの特徴を利用し,コアへの処理の分割と並列化をアプリプログラマに隠蔽した高速化手法を提案する.実験では,提案手法により W …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 144, y1-y7, 2010-03-26

    References (9)

  • Multi Media Offload with Automatic Parallelization  [in Japanese]

    ISHIZAKA KAZUHISA , SAKAI JUNJI , EDAHIRO MASATO , MIYAMOTO TAKAMICHI , MASE MASAYOSHI , KIMURA KEIJI , KASAHARA HIRONORI

    自動並列化技術と自動オフロード技術により,アプリプログラムを変更することなくメディア処理をヘテロマルチコア上で高速化する手法を提案する.メディア処理は高い演算性能を必要とするが,プロセッサの進歩はヘテロマルチコアへと進んでおりソフトウェアが複雑化する.本稿では,メディア処理アプリの特徴を利用し,コアへの処理の分割と並列化をアプリプログラマに隠蔽した高速化手法を提案する.実験では,提案手法により W …

    情報処理学会研究報告. MBL, [モバイルコンピューティングとユビキタス通信研究会研究報告] = IPSJ SIG technical reports 53, y1-y7, 2010-03-26

    References (9)

  • Multi Media Offload with Automatic Parallelization  [in Japanese]

    ISHIZAKA KAZUHISA , SAKAI JUNJI , EDAHIRO MASATO , MIYAMOTO TAKAMICHI , MASE MASAYOSHI , KIMURA KEIJI , KASAHARA HIRONORI

    自動並列化技術と自動オフロード技術により,アプリプログラムを変更することなくメディア処理をヘテロマルチコア上で高速化する手法を提案する.メディア処理は高い演算性能を必要とするが,プロセッサの進歩はヘテロマルチコアへと進んでおりソフトウェアが複雑化する.本稿では,メディア処理アプリの特徴を利用し,コアへの処理の分割と並列化をアプリプログラマに隠蔽した高速化手法を提案する.実験では,提案手法により W …

    情報処理学会研究報告. EMB, 組込みシステム 16, y1-y7, 2010-03-26

    References (9)

  • Processing Performance of Automatically Parallelized Applications on Embedded Multicore with Running Multiple Applications  [in Japanese]

    MIYAMOTO TAKAMICHI , MASE MASAYOSHI , KIMURA KEIJI , ISHIZAKA KAZUHISA , SAKAI JUNJI , EDAHIRO MASATO , KASAHARA HIRONORI

    組込み向けマルチコアではユーザの入力などにより複数の逐次あるいは並列プロセスが動作される環境においても高い性能を得ることが重要となる.複数のアプリケーションが同時に実行される環境では,性能低下への対策として共有リソースの競合を減少させることが重要となる.本論文では,アプリケーションの複数同時実行時の OSCAR 自動並列化コンパイラにより生成されたプログラムの並列処理性能を NEC エレクトロニク …

    情報処理学会研究報告. 計算機アーキテクチャ研究会報告 188, I1-I8, 2010-03-01

    References (12) Cited by (3)

  • Hierarchical parallel processing of H.264/AVC encoder on an multicore processor  [in Japanese]

    見神 広紀 , 宮本 孝道 , 木村 啓二 [他]

    IEICE technical report 109(405), 121-126, 2010-01-28

  • Hierarchical Parallel Processing of H.264/AVC Encoder on an Multicore Processor  [in Japanese]

    MIKAMI Hiroki , MIYAMOTO Takamichi , KIMURA Keiji , KASAHARA Hironori

    本稿ではビデオコーデックである H.264/AVC エンコーダの高速化手法としてフレームおよびマクロブロックでの階層的な並列処理を提案する.H.264/AVC エンコーダの一実装である x264 上にマクロブロックでの並列処理機能を実装し,64 コアのマルチコアシステム上での処理性能の評価を行った.その結果,2 コア集積のマルチコアである Intel Itanium2 (Montvale) を 3 …

    情報処理学会研究報告. 計算機アーキテクチャ研究会報告 187, N1-N6, 2010-01-28

    References (7)

  • Hierarchical Parallel Processing of H.264/AVC Encoder on an Multicore Processor  [in Japanese]

    MIKAMI Hiroki , MIYAMOTO Takamichi , KIMURA Keiji , KASAHARA Hironori

    本稿ではビデオコーデックである H.264/AVC エンコーダの高速化手法としてフレームおよびマクロブロックでの階層的な並列処理を提案する.H.264/AVC エンコーダの一実装である x264 上にマクロブロックでの並列処理機能を実装し,64 コアのマルチコアシステム上での処理性能の評価を行った.その結果,2 コア集積のマルチコアである Intel Itanium2 (Montvale) を 3 …

    情報処理学会研究報告. EMB, 組込みシステム 15, N1-N6, 2010-01-28

    References (7)

  • An Evaluation of Parallelization with Automatic Parallelizing Compiler Generating Consumer Electronics Multicore API  [in Japanese]

    宮本 孝道 , 浅香 沙織 , 見神 広紀 [他] , 間瀬 正啓 , 木村 啓二 , 笠原 博徳

    マルチコアプロセッサは携帯機器,カーナビ,デジタルTV,ゲーム機等の情報家電向けの組み込み分野において低消費電力で高性能を得るために利用され始めている.一方,これらのマルチコアを有効利用可能なOSCAR自動並列化コンパイラが開発されている.このOSCARコンパイラによる最適化を複数種類のマルチコアに適用するために,OSCARコンパイラと各マルチコア用ネイティブコンパイラを接続できる並列化APIをN …

    情報処理学会論文誌コンピューティングシステム(ACS) 1(3), 83-95, 2008-12-22

    IPSJ 

  • Parallelization for Multimedia Processing on Multicore Processors  [in Japanese]

    MIYAMOTO TAKAMICHI , TAMURA KEI , TANO HIROAKI , MIKAMI HIROKI , ASAKA SAORI , MASE MASAYOSHI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ動作クロック周波数向上の鈍化,ハードウェア・ソフトウェア開発期間の増大といった問題に対処すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが注目を集めている.また,携帯電話,デジタルTV,ゲーム等の情報家電機器ではコーデック,グラフィックス等のマルチメディア処理の高速化が非常に重要となっている.本稿ではこのようなマルチメディア …

    IPSJ SIG Notes 175, 77-82, 2007-11-21

    References (20)

  • Multigrain Parallel Processing in SMP Execution Mode on a Multicore for Consumer Electronics  [in Japanese]

    MASE Masayoshi , BABA Daisuke , NAGAYAMA Harumi , TANO Hiroaki , MASUURA Takeshi , MIYAMOTO Takamichi , SHIRAKO Jun , NAKANO Hirofumi , KIMURA Keiji , KAMEI Tatsuya , HATTORI Toshihiro , HASEGAWA Atsushi , ITO Masaki , SATO Makoto , UCHIYAMA Kunio , ODAKA Toshihiko , KASAHARA Hironori

    現在,ゲーム,カーナビゲーションシステム,デジタルTV,携帯電話等の情報家電機器を始め,PCからスーパーコンピュータに至る,多くの情報機器でマルチコアプロセッサ採用の動きが進んでいる.本稿では,制約付きC言語で記述されたメディア処理等のプログラムをOSCARマルチグレイン自動並列化コンパイラにより並列化し,NEDO"リアルタイム情報家電用マルチコア技術の研究開発"プロジェクトの一環でOSCAR標準 …

    IPSJ SIG Notes 173, 25-30, 2007-05-31

    References (25)

  • Multigrain Parallel Processing in SMP Execution Mode on a Multicore for Consumer Electronics  [in Japanese]

    MASE Masayoshi , BABA Daisuke , NAGAYAMA Harumi , TANO Hiroaki , MASUURA Takeshi , MIYAMOTO Takamichi , SHIRAKO Jun , NAKANO Hirofumi , KIMURA Keiji , KAMEI Tatsuya , HATTORI Toshihiro , HASEGAWA Atsushi , ITO Masaki , SATO Makoto , UCHIYAMA Kunio , ODAKA Toshihiko , KASAHARA Hironori

    現在,ゲーム,カーナビゲーションシステム,デジタルTV,携帯電話等の情報家電機器を始め,PCからスーパーコンピュータに至る,多くの情報機器でマルチコアプロセッサ採用の動きが進んでいる.本稿では,制約付きC言語で記述されたメディア処理等のプログラムをOSCARマルチグレイン自動並列化コンパイラにより並列化し,NEDO"リアルタイム情報家電用マルチコア技術の研究開発"プロジェクトの一環でOSCAR標準 …

    IEICE technical report 107(76), 25-30, 2007-05-24

    References (25)

  • Automatic Parallelization for Multimedia Applications on Multicore Processors  [in Japanese]

    MIYAMOTO TAKAMICHI , ASAKA SAORI , KAMAKURA NOBUHITO , YAMAUCHI HIROMASA , MASE MASAYOSHI , SHIRAKO JUN , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ動作クロック周波数向上の鈍化,ハードウェア・ソフトウェア開発期間の増大といった問題に対処すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが注目を集めている.また,携帯電話,デジタルTV,ゲーム等の情報家電上ではコーデック,グラフィックス等のマルチメディア処理の高速化が非常に重要となっている.本稿ではこのようなマルチメディアア …

    IPSJ SIG Notes 171, 69-74, 2007-01-22

    References (28) Cited by (4)

  • Automatic Parallelization for Multimedia Applications on Multicore Processors  [in Japanese]

    MIYAMOTO TAKAMICHI , ASAKA SAORI , KAMAKURA NOBUHITO , YAMAUCHI HIROMASA , MASE MASAYOSHI , SHIRAKO JUN , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ動作クロック周波数向上の鈍化,ハードウェア・ソフトウェア開発期間の増大といった問題に対処すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが注目を集めている.また,携帯電話,デジタルTV,ゲーム等の情報家電上ではコーデック,グラフィックス等のマルチメディア処理の高速化が非常に重要となっている.本稿ではこのようなマルチメディアア …

    情報処理学会研究報告. EMB, 組込みシステム 2007(4), 69-74, 2007-01-22

  • Performance of OSCAR Multigrain Parallelizing Compiler on SMP Servers and Embedded Multicore  [in Japanese]

    SHIRAKO JUN , TAGAWA TOMOHIRO , MIURA TSUYOSHI , MIYAMOTO TAKAMICHI , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴うスケーラブルな性能向上,低消費電力,価格性能を達成するためにマルチコアプロセッサが大きな注目を集めている.このようなマルチコアプロセッサの性能を最大限に引き出し,ソフトウェア/ハードウェア開発期間を短縮するためには自動並列化コンパイラが重要な役目を果たす.本論文ではループ並列処理に加え,粗粒度タスク並列処理・近細粒度並列処理によりプログラム全域にわたる並列化を行うOSCARマ …

    IPSJ SIG Notes 170, 7-12, 2006-11-28

    References (19)

  • Automatic Parallelization of Restricted C Programs in OSCAR Compiler  [in Japanese]

    MASE MASAYOSHI , BABA DAISUKE , NAGAYAMA HARUMI , TANO HIROAKI , MASUURA TAKESHI , FUKATSU KOJI , MIYAMOTO TAKAMICHI , SHIRAKO JUN , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    マルチプロセッサ,マルチコアアーキテクチャの普及に伴い,ハイパフォーマンスコンピューティング分野から観み込み分野に至る様々な分野で,その特性を引き出し高実効性能・低消費電力を実現する自動並列化コンパイラの重要性が高まっている.本稿ではプログラム全域の並列性及びデータローカリティの有効利用が可能なマルチグレイン並列処理を実現する,OSCARコンパイラのC言語対応について述べる.OSCARコンパイラに …

    IPSJ SIG Notes 170, 1-6, 2006-11-28

    References (20) Cited by (3)

  • Local Memory Management on OSCAR Multicore  [in Japanese]

    NAKANO HIROFUMI , NITO TAKUMI , MARUYAMA TAKANORI , NAKAGAWA MASAHIRO , SUZUKI YUKI , NAITO YOSUKE , MIYAMOTO TAKAMICHI , WADA YASUTAKA , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上の鈍化,ハードウェア,ソフトウェア開発期間の増大といった問題を解決すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが次世代プロセッサアーキテクチャとして注目を集めている.このマルチコアプロセッサにおいても,プロセッサとメモリ動作速度のギャップに伴うメモリウォールは深刻な問題であり,プロセッサに近接したキャッシュや …

    IPSJ SIG Notes 169, 163-168, 2006-08-02

    References (18) Cited by (1)

  • Data Transfer Overlap of Coarse Grain Task Parallel Processing on a Multicore Processor  [in Japanese]

    MIYAMOTO TAKAMICHI , NAKAGAWA MASAHIRO , ASANO SHOICHIRO , NAITO YOSUKE , NITO TAKUMI , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上の鈍化,ハードウェア,ソフトウェア開発期間の増大といった問題を解決すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが次世代プロセッサアーキテクチャとして注目を集めている.このマルチコアプロセッサにおいても,プロセッサとメモリ動作速度のギャップに伴うメモリウォールは深刻な問題であり,プロセッサに近接したキャッシュや …

    IPSJ SIG Notes 167, 55-60, 2006-02-27

    References (17) Cited by (2)

  • Data Transfer Overlap of Coarse Grain Task Parallel Processing on a Multicore Processor  [in Japanese]

    MIYAMOTO TAKAMICHI , NAKAGAWA MASAHIRO , ASANO SHOICHIRO , NAITO YOSUKE , NITO TAKUMI , NAKANO HIROFUMI , KIMURA KEIJI , KASAHARA HIRONORI

    半導体集積度向上に伴う消費電力の増大,プロセッサ実質速度向上の鈍化,ハードウェア,ソフトウェア開発期間の増大といった問題を解決すべく,一つのチップ上に複数のプロセッサコアを集積するマルチコアプロセッサが次世代プロセッサアーキテクチャとして注目を集めている.このマルチコアプロセッサにおいても,プロセッサとメモリ動作速度のギャップに伴うメモリウォールは深刻な問題であり,プロセッサに近接したキャッシュや …

    IPSJ SIG Notes 2006(20), 55-60, 2006-02-27

    Cited by (1)

  • 1 / 2
Page Top