菅野 伸一 KANNO Shin-ichi

ID:9000046008269

新情報処理開発機構超並列東芝研究室 Real World Computing Partnership, Massively Parallel Systems TOSHIBA Laboratory (1995年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-7 of 7

  • Network Architecture for General Purpose Massively Parallel Processor with Wavefront Array Operation  [in Japanese]

    TANABE Noboru , KANNO Shin-ichi , OYANAGI Shigeru

    本論文では数万ノード規模の汎用超並列計算機上での高効率なwavefront Array動作実現のための結合網アーキテクチャを提案する.提案するアーキテクチャは局所的な通信バンド幅の低下や実装で破たんしない結合トポロジー,大規模正方2D-meshの3次元構造の結合網への埋込み方法とwavefront array通信のための高い実効バンド幅の実現法から構成される.解析的な性能モデルにより提案アーキテク …

    The Transactions of the Institute of Electronics,Information and Communication Engineers. 00078(00002), 99-107, 1995-02-25

    References (19)

  • Routing Method of Massively Parallel Teraflops Machine "TS/1"  [in Japanese]

    Kanno Shin-ichi , Tanabe Noboru , Suzuki Masaki , Oyanagi Shigeru

    超並列計算機TS, 1では最大65536台のプロセッサーを変形3次元トーラスネットワークで結合する。PE数が多い超並列計算機において、多種多様なタスクをマルチタスクで動かす場合には、PE間で交換されるメッセージの種類が多岐にわたり、その性質に対応したメッセージ伝送手段が必要である。本発表では、仮想ネットワークを用いることによってメッセージの性質に適した伝送を行うルーティング方式の提案を行い、本方式 …

    Technical report of IEICE. SSE 94(317), 7-13, 1994-10-28

  • Massively Parallel Teraflops Machine "TS/1", : Distributed Shared-Memory Architecture-  [in Japanese]

    鈴木 真樹 , 田逸 昇 , 菅野 伸一 , 小柳 滋

    超並列TeraflopsマシンTS/1[1]では分散共有アクセス機構により共有メモリモデルによる並列プログラムを容易に作成することができ、また細粒度通信におけるオーバヘッドを低減することができる。PEに汎用マイクロプロセッサを用いる時、汎用アイクロプロセッサの物理アドレス空間よりも大きな分散共有メモリを高速にアクセスするためには工夫が必要である。また、分散共有メモリを常にワード単位でアクセスしてい …

    全国大会講演論文集 第48回(ハードウェア), 53-54, 1994-03-07

    IPSJ  Cited by (3)

  • Massively Parallel Teraflops Machines "TS/1", : Fault Tolerant Routing  [in Japanese]

    菅野 伸一 , 田逸 昇 , 鈴木 真樹 , 小柳 滋

    超並列計箕機TS/1では、最大65536台のプロセッシングエレメント(PE)を変形3次元卜ーラスネットワークで接続する。トーラスネットワークを採用した超並列計算機では、通信におけるレイテンシーが大きくなるので、小レイテンシーで高スループットなルーティング方式が求められている。また、PE数の大きな超並列計算機では、計算機全体を構成するPEのうちどれか一つでも故障している確率は一般の計算機よりも高く、 …

    全国大会講演論文集 第48回(ハードウェア), 51-52, 1994-03-07

    IPSJ  Cited by (1)

  • Massively Parallel Teraflops Machine "TS/1", : Network Architecture for Wavefront Array  [in Japanese]

    田逸 昇 , 菅野 伸一 , 鈴木 真樹 , 小柳 滋

    超並列TeraflopsマシンTS/1では遠隔ベクトルプロセッサ上のFIFO型ベクトルレジスタ間のデータ転送機構(プロセッサ間チェイニング機構[1])によるWavefront Array[2]動作が可能である。本機構によれば行列計算などにおいて、PE数や演算性能か高い超並列マシンほど深刻となる粒度低下による処理効率の低下を抑制できる。そのインプリメントに際し、PE数の数倍の要素数しか持たない行列の …

    全国大会講演論文集 第48回(ハードウェア), 49-50, 1994-03-07

    IPSJ  Cited by (2)

  • Massively Parallel Teraflops Machine "TS/1", : Overview  [in Japanese]

    小柳 滋 , 田逸 昇 , 菅野 伸一 , 鈴木 真樹

    我々は通産省RWC(Real World Computing)プロジェクトの一環として,超並列マシンの研究を行なっている.RWCでは,柔らかな情報処理を実現するためのシステム基盤として超並列マシンを位置付けている.我々は光などの新しいテバイス技術や実装技術を積極的に取り込むことにより,柔らかな情報処理のための新たなパラダイムにも適用可能な超並列マシンの開発を目指している.本研究テーマでは,前期(9 …

    全国大会講演論文集 第48回(ハードウェア), 47-48, 1994-03-07

    IPSJ 

  • Basic Features of a Massively Parallel Teraflops Machine TS/1  [in Japanese]

    Tanabe Noboru , Kanno Shin-ichi , Suzuki Masaki , Oyanagi Shigeru

    1993年4月よりRWC(Real World Computing)プロジェクトの一環としてRWC東芝超並列研究室はピーク性能20TFLOPSを実現可能な超並列計算機TS/1の開発を開始した.本稿ではTS/1のアーキテクチャの全体像について概要を報告する.TS/1は三次元実装によって接続される最大構成時65,536台のR4000タイプのマイクロプロセッサとTSC1コプロセッサと64MB同期DRAM …

    IPSJ SIG Notes ARC-101-6, 41-48, 1993

    Cited by (2)

Page Top