国貞 勝弘 Kunisada Katuhiro

ID:9000046010453

九州大学大学院総合理工学研究科情報システム学専攻 Department of Information Systems Interdisciplinary Graduate School of Engineering Sciences Kyushu University (1994年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-7 of 7

  • Optimization of Data Transfers on Massively Parallel Processors  [in Japanese]

    Kunisada Katsuhiro , Murakami Kazuaki

    あるプログラムを並列計算機上で,並列実行する場合には,データの分割・配置,データ転送のためのコード生成・スケジューリング,といったことが必要になる.現在我々は,科学技術計算プログラムを対象にして,「コンパイラ(および,ランタイム・ソフトウェアならびにプログラム自身)によるデータ分割/配置およびデータ転送の最適化」について検討を行なっている.本稿ではそのうち,「コンパイラによる静的なデータ転送の最適 …

    IPSJ SIG Notes 94(64), 57-64, 1994-07-21

  • Implementation and Evaluation of Communication Performances of a PVM/AP1000  [in Japanese]

    Iwashita Shigenobu , Kunisada Katsuhiro , Murakami Kazuaki

    逐次型言語をベースとして並列計算機用のアプリケーションプログラムを作る方法には大きく分けて自動並列化コンパイラを用いる方法と,並列プログラミングライブラリを使用してユーザが並列化を行う方法の2つがあり,現在は並列プログラミングライブラリを用いる方法が一般的であると考えられる.並列プログラミングライブラリを用いてワークステーションクラスタと呼ばれる仮想的な並列計算機を構成することができる.この様な目 …

    IPSJ SIG Notes 94(22), 97-104, 1994-03-10

  • Design verification of Education-Purpose 32bit Microprocessor QP-DLX  [in Japanese]

    岩井原 瑞穂 , 国貞 勝弘 , 山田 哲也 , 池 兼次郎 , 斎藤 靖彦 , 安浦 寛人

    ハードウェア記述言語(Hardware Description Language;HDL)や自動論理合成システムの普及によるシステム開発時間の短縮には目覚しいものがある.設計手法の変遷とともに,設計工程の大きな部分を占める設計検証についても,その方式に変化が見られる.そのひとつは,HDLの機能シミュレータを用いたデバッグであり,これにより検証の工程数の大幅な削減が可能になっている.今後, HDLを …

    全国大会講演論文集 第48回(ハードウェア), 115-116, 1994-03-07

    IPSJ 

  • Development and Design Environment of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katuhiro , Saitoh Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について述 …

    IPSJ SIG Notes 93(111), 95-102, 1993-12-16

  • Communications Performance of Message Passing Multicomputer : Performance Modeling and Evaluation on AP1000  [in Japanese]

    Kunisada Katsuhiro , Murakami Kazuaki

    並列コンピュータの性能を有効に引き出すためには,モデリングや,シミュレーションなどによる性能の評価,解析を欠かすことはできない.そのような性能評価やモデリングは現在までさまざまな対象,手法について行われてきた.本稿では,並列コンピュータに関して過去にどのような評価がなされてきたかということについていくつか例を挙げ,またメッセージ交換型マルチコンピュータの通信性能の解析のためのモデリングの一例を挙げ …

    IPSJ SIG Notes 93(72), 89-96, 1993-08-19

  • Development and Design Environmernt of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katsuhiro , Saito Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocesser)の開発プロセジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について …

    Technical report of IEICE. VLD, 9-16, 1993

    Cited by (1)

  • Developing an Education-Purpose Microprocessor QP-DLX for Computer Science Courses  [in Japanese]

    Iwaihara Mizuho , Nakamura Shuichi , Kunisada Katuhiro , Saitoh Yasuhiko , Nakagawa Tomomi , Nagaura Wataru , Yamaga Akira , Yamada Tetsuya , Akaboshi Hiroki , Gwun Oubong , Murakami Kazuaki , Yasuura Hiroto

    「ソフトウェアから,計算機アーキテクチャ,論理回路設計,集積回路設計・製造に至る計算機工学一貫教育」用マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトについて述べる.アーキテクチャとしては,「J.L. Hennessy and D.A.Patterson:Computer Archite …

    IPSJ SIG Notes, 35-42, 1993

    Cited by (7)

Page Top