中川 智水 NAKAGAWA Tomomi

ID:9000046010455

九州大学 大学院総合理工学研究科 情報システム学専攻 Department of Information Systems Interdisciplinary Graduate School of Engineering Sciences Kyushu University (1995年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-6 of 6

  • NeuMOS Multiplier with parallel counter  [in Japanese]

    NAKAGAWA Tomomi , YASUURA Hiroto

    ニューロンMOSトランジスタ(neuMOS)は東北大学工学部で開発された新しいデバイスである.neuMOSは,従来のMOSトランジスタの製造プロセスや高集積性を受けつぎながらニューロンのようなしきい開数の処理が1素子で可能である。本稿では,neuMOSによって容易に実現できるパラレルカウンタを用いた乗算器について述べる.

    Proceedings of the IEICE General Conference 1995年.エレクトロニクス(2), 189, 1995-03-27

  • Design of a Multiplier with Parallel Counters Using NeuMOS  [in Japanese]

    NAKAGAWA Tomomi , YASUURA Hiroto

    電子情報通信学会技術研究報告. CAS, 回路とシステム 94(529), 77-84, 1995-03-09

    References (8) Cited by (2)

  • Layout of Education-Purpose 32bit Microprocessor QP-DLX  [in Japanese]

    中川 智水 , 岩井原 瑞穂 , 村上 和彰 , 安浦 寛人

    我々は教育用32ビットマイクロプロセッサQP-DLXの設計を行っている.PARTHENONによってSFL記述から論理合成し,生成されたネットリストからCOMPASSでレイアウトおよびテストベクトル生成を行った.本稿では, QP-DLXのレイアウトについて述べる.

    全国大会講演論文集 第48回(ハードウェア), 113-114, 1994-03-07

    IPSJ  Cited by (1)

  • Development and Design Environment of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katuhiro , Saitoh Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について述 …

    IPSJ SIG Notes 93(111), 95-102, 1993-12-16

  • Development and Design Environmernt of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katsuhiro , Saito Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocesser)の開発プロセジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について …

    Technical report of IEICE. VLD, 9-16, 1993

    Cited by (1)

  • Developing an Education-Purpose Microprocessor QP-DLX for Computer Science Courses  [in Japanese]

    Iwaihara Mizuho , Nakamura Shuichi , Kunisada Katuhiro , Saitoh Yasuhiko , Nakagawa Tomomi , Nagaura Wataru , Yamaga Akira , Yamada Tetsuya , Akaboshi Hiroki , Gwun Oubong , Murakami Kazuaki , Yasuura Hiroto

    「ソフトウェアから,計算機アーキテクチャ,論理回路設計,集積回路設計・製造に至る計算機工学一貫教育」用マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトについて述べる.アーキテクチャとしては,「J.L. Hennessy and D.A.Patterson:Computer Archite …

    IPSJ SIG Notes, 35-42, 1993

    Cited by (7)

Page Top