山家 陽 Yamaga Akira

Articles:  1-6 of 6

  • Optimization of Data Partitioning and Allocation on Massively Parallel Processors  [in Japanese]

    Yamaga Akira , Murakami Kazuaki

    分散メモリマシンでは,グローバルなアドレス空間が存在しないため,分散メモリにプログラムデータ構造を分割・配置する必要がある.分割配置をどのように行なうかが,プロセッサ間のデータ転送および負荷分散等に影響を及ぼし,プログラムの実行時間の決定要因の一つとなり得る.本稿では,現在検討している,データの分割・配置問題について述べる.

    IPSJ SIG Notes 94(64), 49-56, 1994-07-21

  • HDL Design of the Education-Purpose 32 bit Microprocessor QP-DLX  [in Japanese]

    山家 陽 , 中村 秀一 , 岩井原 瑞穂 , 村上 和彰 , 安浦 寛人

    我が国の大学における計算機工学教育は,その多くは講義のみによるもので,実験や実習を伴うものは極めて少ないのが現状である. しかも, ソフトウェアによる実現部分と集積回路技術によってハードウェアとして実現する部分を総合的に考える,システム設計側に立った集積回路設計という立場で組まれた実験カリキュラムはほとんど無いと思われる.そのため,ソフトウェア/ハードウェアの両面に渡る技術分野を概観できる一貫教育 …

    全国大会講演論文集 第48回(ハードウェア), 109-110, 1994-03-07

    IPSJ 

  • Development and Design Environment of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katuhiro , Saitoh Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について述 …

    IPSJ SIG Notes 93(111), 95-102, 1993-12-16

  • High-Performance Platform Node-Microprocessor Architecture : Architectural Aspects  [in Japanese]

    Murakami Kazuaki , Yamaga Akira

    汎用超並列マシンの構築に適した高性能プラットフォーム要素プロセッサ・アーキテクチャを実現するに先だって,当該プロセッサ・アーキテクチャに求められる性質および機能的要件の検討を述べている.ますは,「プラットフォーム要素プロセッサ」ということで次の3つの性質が求められる.すなわち,i)P:ポータビリティ(Portability),ii)M:モジュラリティ(Modularity),および,iii)S:ス …

    IPSJ SIG Notes 93(71), 153-160, 1993-08-19

  • Development and Design Environmernt of the Educational Computer System QP-DLX  [in Japanese]

    Iwaihara Mizuho , Yamaga Akira , Nakagawa Tomomi , Kunisada Katsuhiro , Saito Yasuhiko , Nagaura Wataru , Ike Kenjiro , Nakamura Shuichi , Yamada Tetsuya , Murakami Kazuaki , Yasuura Hiroto

    計算機工学教育用32ビットRISC型マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocesser)の開発プロセジェクトにおける,ハードウェア記述言語SFLによる設計の過程を報告する.QP-DLXの開発環境,設計結果,CADベンチマークとしての設計データの公開,QP-DLXを用いたマイクロプロセッサ設計演習の構想について …

    Technical report of IEICE. VLD, 9-16, 1993

    Cited by (1)

  • Developing an Education-Purpose Microprocessor QP-DLX for Computer Science Courses  [in Japanese]

    Iwaihara Mizuho , Nakamura Shuichi , Kunisada Katuhiro , Saitoh Yasuhiko , Nakagawa Tomomi , Nagaura Wataru , Yamaga Akira , Yamada Tetsuya , Akaboshi Hiroki , Gwun Oubong , Murakami Kazuaki , Yasuura Hiroto

    「ソフトウェアから,計算機アーキテクチャ,論理回路設計,集積回路設計・製造に至る計算機工学一貫教育」用マイクロプロセッサQP-DLX(Kyushu University Education-Purpose DLX Microprocessor)の開発プロジェクトについて述べる.アーキテクチャとしては,「J.L. Hennessy and D.A.Patterson:Computer Archite …

    IPSJ SIG Notes, 35-42, 1993

    Cited by (7)

Page Top