仲野 巧 NAKANO Takumi

ID:9000046012624

豊田高専情報工学科 Department of Information and Computer Engineering, Toyota National College of Technology (1998年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-12 of 12

  • Evaluation of a Real-Time OS Chip and Extension for a Distribution OS  [in Japanese]

    NAKANO Takumi , KOMATSUDAIRA Yoshiki , SHIOMI Akichika , IMAI Masaharu

    ハード・リアルタイムシステムでは, リアルタイムOSの実行時間とともに割り込み信号に対する応答時間を短縮することが要求されている.この要求を解決するために, これまでリアルタイムOSの機能をハードウェアで実現する方法を提案してきた.この提案に基づき, リアルタイムOSの性能を向上させるVLSIチップ(STRON:シリコンTRONチップ)を実現した.本稿では, このSTRONチップの性能評価結果につ …

    IEICE technical report. Computer systems 98(233), 23-30, 1998-08-04

    References (9) Cited by (6)

  • High Speed Context Switching Method using a Register Bank and its Effectiveness  [in Japanese]

    Ito Jun-ichi , Nakano Takumi , Takeuchi Yoshinori , Imai Masaharu

    本研究グループでは, これまでリアルタイムOSのシステムコールをハードウェアで実現する手法を提案し, そのリアルタイム性能を向上させた. 本論文では, 従来のソフトウェアで行われてきたコンテキスト切換をレジスタバンクを用いて高速化する手法を提案する. 提案手法の有効性を評価するため, 提案手法を実現する回路をハードウェア記述言語VHDLで記述し, ハードウェアコストと性能の見積もりを行った.

    Proceedings of the Society Conference of IEICE 1997年.基礎・境界, 60, 1997-08-13

  • Hardware Implementation of a Real-time Operating System  [in Japanese]

    NAKANO Takumi , UTAMA Andy , ITABASHI Mitsuyoshi , SHIOMI Akichika , IMAI Masaharu

    The Transactions of the Institute of Electrical Engineers of Japan. C 116(1), 117-124, 1995-12-20

    References (15)

  • VLSI Implementation and Evaluation of a Real-Time Operating System  [in Japanese]

    NAKANO Takumi , UTAMA Andy , ITABASHI Mitsuyoshi , SHIOMI Akichika , IMAI Masaharu

    本論文では,VLSI化によるリアルタイムOSの高性能化の手法を提案する.本手法では,リアルタイムOSの基本機能をハードウェアで実現し,周辺チップとして汎用マイクロプロセッサに接続することによって,システムコールの処理およびスケジューリングの高速化を実現する.この手法の有効性を確認するために,制御用リアルタイムOSであるμITRONの機能の一部をVLSIとして設計した.この設計を0.8μmCMOSプ …

    The Transactions of the Institute of Electronics,Information and Communication Engineers. 00078(00008), 679-686, 1995-08-25

    References (14) Cited by (10)

  • The Present State and Technology Trends of FPGA Devices  [in Japanese]

    Nakano Takumi , Imai Masaharu

    本稿では,FPGAの現状と技術動向について報告する.現在,FPGAは,そのデバイス・アーキテクチャやゲート数,I, Oピンおよびスピードによって多くの種類が存在している.そこで,設計期間の短縮と設計コストの削減のための最適なFPGA選択,およびハードウェア記述言語と論理合成を利用した論理回路の設計手法について解説する.

    Technical report of IEICE. ICD 94(244), 1-8, 1994-09-22

  • The logic synthesis and evaluation of FLEX using PARTHENON  [in Japanese]

    Kazutaka Kamiya , Takumi Nakano

    Journal of Toyota College of Technology (27), p29-36, 1994

  • The Evaluation and Implementation of Silicon TRON  [in Japanese]

    Utama Andy , Itabashi Mitsuyoshi , Nakano Takumi , Shiomi Akichika , Imai Masaharu

    マルチメディアシステム,通信制御,信号処理,ロボティクス等の実時間処理システムでは,高速な処理能力を持つリアルタイムOSが要求される.従来のように,OSをソフトウェアで実現する場合,OSの記述に革新的な方法を用いても,OSの性能を激的に向上することは難しい.そこで,我々はリアルタイムOSの一つであるμITRONの基本機能をハードウェア化し,高速な処理を実現した.本稿は,シリコンTRONの実現方法お …

    Technical report of IEICE. VLD, VLD94-40, 1994

    Cited by (2)

  • Implement Real-Time OS by Hardware and Evaluation  [in Japanese]

    Itabashi Mitsuyoshi , Utama Andy , Nakano Takumi , Shiomi Akichika , Imai Masaharu

    多くの組み込みシステムでは,応用プログラムの生産性,信頼性,保守性の向上及び各種の処理要求に対して高速性を実現するためにリアルタイムOSを使用している.OSは従来ソフトウェアで実現されることが普通であるが,この方法では高速化に限界がある.我々は,リアルタイムOSの1つであるμITRONに着目し,そのシステムコールの処理をハードウェア化することでOSの高速化を目指す.本稿では,実現したOSチップ(S …

    IPSJ SIG Notes 93(111), 183-190, 1993-12-16

  • The Education of Computer Architecture Design using PARTHENON  [in Japanese]

    Nakano Takumi , Kimura Tsutomu , Maehara Kenji , Shiomi Akichika , Imai Masaharu

    豊橋技科大および豊田高専での高位論理合成システムPARTHENONを用いた計算機アーキテクチャ教育について報告する.計算機の設計のためには2種類の教育用CPUが必要で,一つはパイプライン等の高機能なアーキテクチャに拡張するための実践コース向けの基本RISCで,もう一つは基本的な動作の学習と命令セットを拡張するための入門コース向けの基本CISCである.その結果,計算機アーキテクチャ教育には,ハードウ …

    IPSJ SIG Notes 93(49), 51-58, 1993-06-11

  • The Simulation Analysis of Task Scheduling Algorithm  [in Japanese]

    Takumi Nakano , Tsutomu Kimura

    this paper reports on event simulartor for the task sched uling algorithm of real-system which processes periodic tasks. We programmed the task scheduling algoritm (e-g \. BS,PS,SS,and DC) using simul …

    Journal of Toyota College of Technology (26), p53-60, 1993

  • The Hardware Education using HDL and EPGA  [in Japanese]

    Takumi Nakano , Tsutomu Kimura

    This paper reports on hardware education of logic using hardware description lamguage (HDL) and field programmable gate array (FPGA). Two kind of tool and device for effective hardware education are n …

    Journal of Toyota College of Technology (26), p45-52, 1993

  • Implement Real-Time OS by Hardware and Evaluation  [in Japanese]

    Itabashi Mitsuyoshi , Utama Andy , Nakano Takumi , Shiomi Akichika , Imai Masaharu

    多くの組み込みシステムでは、応用プログラムの生産性、信頼性、保守性の向上及び各種の処理要求に対して高速性を実現するためにリアルタイムOSを使用している。OSは従来ソフトウェアで実現されることが普通であるが、この方法では高速化に限界がある。我々は、リアルタイムOSの1つであるμITRONに着目し、そのシステムコールの処理をハードウェア化することでOSの高速化を目指す。本稿では、実現したOSチップ(S …

    Technical report of IEICE. VLD, VLD93-97, 1993

    Cited by (2)

Page Top