喜多 貴信 KITA Takanobu

ID:9000046247082

東京大学情報理工学系研究科 Dept. of Information and Communication Eng, the Univ. of Tokyo (2010年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-11 of 11

  • Fault-tolerant FPGA Architecture  [in Japanese]

    OKADA Takashi , KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    宇宙で使用される電子機器は,放射線によりシングル・イベント効果などの故障を引き起こしやすいため,高い放射線耐性が要求される,また修理,交換が困難なこともあり,自律的に故障から回復する機構が求められる.本稿では,通常用途のFPGA (Field-Programmable Gate Array)にわずかなハードウェアを追加するだけで,過渡故障,永久故障に対する耐性を付加する手法を提案する.本手法では, …

    IEICE technical report 110(2), 33-37, 2010-04-06

    References (4)

  • Improvement of Transient-Fault-Tolerant Scheme for Out-of-Order Superscalar Processors  [in Japanese]

    ARIMA Satoshi , OKADA Takashi , KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.ばらつきを吸収するために,近年,動的なタイミング・フォルトを動的に検出・回復する技術が提案されている.そのひとつに,リセットをベースにした回復手法がある.本研究では,Out-of-orderスーパスカラ・プロセッサのコミット・ステージに着目し,この手法をより信頼のあるものへ改良する.この手法は,動的なタイミング・フォルトだけで …

    IEICE technical report 110(2), 21-26, 2010-04-06

    References (6)

  • Fault-tolerant FPGA Architecture  [in Japanese]

    OKADA Takashi , KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    宇宙で使用される電子機器は,放射線によりシングル・イベント効果などの故障を引き起こしやすいため,高い放射線耐性が要求される.また修理,交換が困難なこともあり,自律的に故障から回復する機構が求められる.本稿では,通常用途のFPGA(Field-Programmable Gate Array)にわずかなハードウェアを追加するだけで,過渡故障,永久故障に対する耐性を付加する手法を提案する.本手法では,機 …

    IEICE technical report 110(3), 33-37, 2010-04-06

    References (4)

  • Improvement of Transient-Fault-Tolerant Scheme for Out-of-Order Superscalar Processors  [in Japanese]

    ARIMA Satoshi , OKADA Takashi , KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.ばらつきを吸収するために,近年,動的なタイミング・フォルトを動的に検出・回復する技術が提案されている.そのひとつに,リセットをベースにした回復手法がある.本研究では,Out-of-orderスーパスカラ・プロセッサのコミット・ステージに着目し,この手法をより信頼のあるものへ改良する.この手法は,動的なタイミング・フォルトだけで …

    IEICE technical report 110(3), 21-26, 2010-04-06

    References (6)

  • タイミング制約を緩和するクロッキング方式の提案  [in Japanese]

    KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Syuichi

    全国大会講演論文集 第72回(アーキテクチャ), 239-240, 2010-03-08

    IPSJ  References (2)

  • 過渡故障耐性を持つOut-of-Orderスーパスカラ・プロセッサの評価  [in Japanese]

    ARIMA Satoshi , OKADA Takashi , HORIO Kazuo , KITA Takanobu , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    全国大会講演論文集 第72回(アーキテクチャ), 223-224, 2010-03-08

    IPSJ  References (2)

  • Preliminary Evaluation of Fault-tolerant FPGA Architecture  [in Japanese]

    OKADA Takashi , KITA Takanobu , GOSHIMA Masahiro , SAKAI Shuichi

    全国大会講演論文集 第72回(アーキテクチャ), 221-222, 2010-03-08

    IPSJ  References (1)

  • Fault-tolerant FPGA Arichitecture  [in Japanese]

    OKADA TAKASHI , KITA TAKANOBU , GOSHIMA MASAHIRO , SAKAI SHUICHI

    宇宙で使用される電子機器は,放射線によりシングル・イベント効果などの故障を引き起こしやすいため,高い放射線耐性が要求される.また修理,交換が困難なこともあり,自律的に故障から回復する機構が求められる.本稿では,通常用途の FPGA (Field-Programmable Gate Array) にわずかなハードウェアを追加するだけで,過渡故障,永久故障に対する耐性を付加する手法を提案する.本手法で …

    情報処理学会研究報告. 計算機アーキテクチャ研究会報告 184, D1-D8, 2009-08-04

    References (8)

  • Experimental evaluation of a cloking scheme with relaxed timing constraints  [in Japanese]

    KITA Takanobu , TARUI Shou , SHIOYA Ryota , GOSHIMA Masahiro , SAKAI Shuichi

    半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.従来のワーストケース設計ではこの問題に対処することは難しくなりつつあり,今後の半導体産業の発展には,ばらつきを吸収する回路技術が不可欠であると考えられている.本研究では,クリティカル・パスとショート・パスにそれぞれ異なるラッチ制御を行うことにより,タイミング制約の緩和を図る.2相ラッチと比べて1.5倍もタイミング制約が緩和され …

    IEICE technical report 109(168), 61-66, 2009-07-28

    References (11)

  • Speculation scheme that continues executing mispredicted instructions  [in Japanese]

    KITA Takanobu , SHIOYA Ryota , IRIE Eiji , GOSHIMA Masahiro , SAKAI Shuichi

    プロセッサの高クロック化に伴いパイプライン段数は増加傾向にあり,予測ミスペナルティも増大している.予測ミスによってフラッシュされる命令の中には,ミスを起こした命令に依存しない命令も存在する.こうした命令をフラッシュせずに実行し,その実行結果を再利用することで,予測ミスペナルティを緩和することができる.本稿では,一度パイプラインに投入された命令は,フラッシュを行わず実行を継続するアーキテクチャを提案 …

    IEICE technical report 108(28), 7-12, 2008-05-13

    References (5)

  • Speculation scheme that continues executing mispredicted instructions  [in Japanese]

    KITA Takanobu , SHIOYA Ryota , IRIE Eiji , GOSHIMA Masahiro , SAKAI Shuichi

    プロセッサの高クロック化に伴いパイプライン段数は増加傾向にあり,予測ミスペナルティも増大している.予測ミスによってフラッシュされる命令の中には,ミスを起こした命令に依存しない命令も存在する.こうした命令をフラッシュせずに実行し,その実行結果を再利用することで,予測ミスペナルティを緩和することができる.本稿では,一度パイプラインに投入された命令は,フラッシュを行わず実行を継続するアーキテクチャを提案 …

    IPSJ SIG Notes 178, 7-12, 2008-05-06

    References (5)

Page Top