山村 俊雄 YAMAMURA Toshio

Articles:  1-2 of 2

  • A 512Gb 3b/Cell Flash Memory on 64-Word-Line-Layer BiCS Technology (集積回路)

    山下 竜二 , Magia Sagar , 樋口 勉 , 米谷 和英 , 山村 俊雄 , 水越 裕之 , 財津 真吾 , 山下 実 , 外山 俊一 , 釜江 典裕 , Lee Juan , Chen Shuo , Tao Jiawei , Mak William , Zhang Xiaohua , Yu Ying , 宇都宮 裕子 , 加藤 洋介 , 堺 学 , 松本 雅秀 , Chibvongodze Hardwell , 大熊 直樹 , 矢部 紘貴 , Taigor Subodh , Samineni Rangarao , 児玉 択洋 , 鎌田 義彦 , 生居 譲 , Huynh Jonathan , Wang Sung-En , He Yankang , Pham Trung , Saraf Vivek , Petkar Akshay , 渡邉 光恭 , 林 浩一郎 , Swarnkar Prashant , 三輪 仁 , Pradhan Aditya , Dey Sulagna , Dwibedy Debasish , Xavier Thushara , Balaga Muralikrishna , Agarwal Samiksha , Kulkarni Swaroop , Papasaheb Zameer , Deora Sahil , Hong Patrick , Wei Meiling , Balakrishnan Gopinath , 有木 卓弥 , Verma Kapil , Siau Chang , Dong Yingda , Lu Ching-Huang , 三輪 達 , Moogat Farookh

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(9), 45-50, 2017-04-20

  • A 120mm2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology  [in Japanese]

    NAKAMURA Dai , KANDA Kazushige , KOYANAGI Masaru , YAMAMURA Toshio , HOSONO Koji , YOSHIHARA Masahiro , MIWA Toru , KATO Yosuke , MAK Alex , CHAN Siu Lung , TSAI Frank , CERNEA Raul , LE Binh , MAKINO Eiichi , TAIRA Takashi , OTAKE Hiroyuki , KAJIMURA Norifumi , FUJIMURA Susumu , TAKEUCHI Yoshiaki , ITOH Mikihiko , SHIRAKAWA Masanobu , SUZUKI Yuya , NAKAMURA Dai , TAKEUCHI Yoshiaki , KOJIMA Masatsugu , YONEYA Kazuhide , ARIZONO Takamichi , HISADA Toshiki , MIYAMOTO Shinji , NOGUCHI Mitsuhiro , YAEGASHI Toshitake , HIGASHITANI Masaaki , ITO Fumitoshi , KAMEI Teruhiko , HEMINK Gertjan , MARUYAMA Tooru , INO Kazumi , OHSHIMA Shigeo

    43nm CMOSテクノロジを用いた16ギガビット4値NANDフラッシュメモリを開発した.66NANDと新規コントロールゲートドライバー回路を用いた構成とし、アレー上にパワーバス配線を配することでチップサイズ120mm^2を実現し、micro SDカードへ実装可能とした.デュアルステージドライバーを用いることで1.8V VCCQで25nsのサイクルタイムを実現した.

    IEICE technical report 108(6), 25-30, 2008-04-10

    References (4) Cited by (10)

Page Top