吉原 正浩 YOSHIHARA Masahiro

ID:9000046253783

株式会社東芝 Toshiba Corp. (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-2 of 2

  • A 19nm 112.8mm^2 64Gb Multi-level (2bit/cell) Flash Memory with 400Mb/s/pin 1.8V Toggle Mode Interface  [in Japanese]

    SHIBATA Noboru , KANDA Kazushige , HISADA Toshiki , ISOBE Katsuaki , SATO Manabu , SHIMIZU Yuui , SHIMIZU Takahiro , SUGIMOTO Takahiro , KOBAYASHI Tomohiro , INUZUKA Kazuko , KANAGAWA Naoaki , KAJITANI Yasuyuki , OGAWA Takeshi , NAKAI Jiyun , IWASA Kiyoaki , KOJIMA Masatsugu , SUZUKI Toshihiro , SUZUKI Yuya , SAKAI Shintaro , FUJIMURA Tomofumi , UTSUNOMIYA Yuko , HASHIMOTO Toshifumi , MIAKASHI Makoto , KOBAYASHI Naoki , INAGAKI Motoki , MATSUMOTO Yuuki , INOUE Satoshi , SUUKI Yoshinao , HE Dong , HONDA Yasuhiko , MUSHA Junji , NAKAGAWA Michio , HONMA Mitsuaki , ABIKO Naofumi , KOYANAGI Masaru , YOSHIHARA Masahiro , INO Kazumi , NOGUCHI Mitsuhiro , KAMEI Teruhiko , KATO Yosuke , ZAITSU Shingo , NASU Hiroaki , ARIKI Takuya , CHIBVONGODZE Hardwell , WATANABE Mitsuyuki , DING Hong , OOKUMA Naoki , YAMASHITA Ryuji , LIANG Guirong , HEMINK Gertjan , MOOGAT Farookh , TRINH Cuong , HIGASHITANI Masaaki , PHAM Tuan , KANAZAWA Kazuhisa

    世界最小の19nmのデザインルールを用いて64Gb多値(2bit/cell)NANDフラッシュメモリを開発した。片側All-bit-Line S/A構成、1plane構成によりチップサイズは112.8mm^2。ビット線バイアスアクセラレーション及び"BC"State-First書込みアルゴリズムにより、書き込みパフォーマンスは15MB/sを実現。プログラムサスペンド機能とイレーズサスペンド機能によ …

    Technical report of IEICE. ICD 112(15), 1-5, 2012-04-16

    References (8)

  • A 120mm2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology  [in Japanese]

    NAKAMURA Dai , KANDA Kazushige , KOYANAGI Masaru , YAMAMURA Toshio , HOSONO Koji , YOSHIHARA Masahiro , MIWA Toru , KATO Yosuke , MAK Alex , CHAN Siu Lung , TSAI Frank , CERNEA Raul , LE Binh , MAKINO Eiichi , TAIRA Takashi , OTAKE Hiroyuki , KAJIMURA Norifumi , FUJIMURA Susumu , TAKEUCHI Yoshiaki , ITOH Mikihiko , SHIRAKAWA Masanobu , SUZUKI Yuya , NAKAMURA Dai , TAKEUCHI Yoshiaki , KOJIMA Masatsugu , YONEYA Kazuhide , ARIZONO Takamichi , HISADA Toshiki , MIYAMOTO Shinji , NOGUCHI Mitsuhiro , YAEGASHI Toshitake , HIGASHITANI Masaaki , ITO Fumitoshi , KAMEI Teruhiko , HEMINK Gertjan , MARUYAMA Tooru , INO Kazumi , OHSHIMA Shigeo

    43nm CMOSテクノロジを用いた16ギガビット4値NANDフラッシュメモリを開発した.66NANDと新規コントロールゲートドライバー回路を用いた構成とし、アレー上にパワーバス配線を配することでチップサイズ120mm^2を実現し、micro SDカードへ実装可能とした.デュアルステージドライバーを用いることで1.8V VCCQで25nsのサイクルタイムを実現した.

    IEICE technical report 108(6), 25-30, 2008-04-10

    References (4) Cited by (10)

Page Top