久田 俊記 HISADA Toshiki

Articles:  1-3 of 3

  • 招待講演 A 512Gb 3b/Cell 3D Flash Memory on a 96-Word-Line-Layer Technology (集積回路)

    前嶋 洋 , 神田 和重 , 藤村 進 , 高際 輝男 , 小澤 進 , 佐藤 順平 , 進藤 佳彦 , 佐藤 学 , 金川 直晃 , 武者 淳二 , 井上 諭 , 櫻井 克彰 , 両角 直人 , 福田 良 , 橋本 寿文 , 李 旭 , 清水 佑樹 , 阿部 健一 , 安福 正 , 源 貴利 , 吉原 宏 , 山下 高廣 , 佐藤 一彦 , 杉本 貴宏 , 河野 良洋 , 阿部 光弘 , 橋口 友晴 , 小島 正嗣 , 末松 靖弘 , 清水 孝洋 , 今本 哲広 , 小林 直樹 , 御明 誠 , 山口 幸一郎 , Bushnaq Sanad , 小川 正嗣 , 越智 悠介 , 久保田 賢郎 , 皆川 紘恵 , Nguyen Hao , Kim Kwang-Ho , Cheah Ken , Koh Yee , Lu Feng , Ramachandra Venky , Rajendra Srinivas , Choi Steve , Payak Keyur , Raghunathan Namas , Georgakis SpiroS , 菅原 寛 , Lee Seungpil , 細野 浩司 , 柴田 昇 , 久田 俊記 , 金子 哲也 , 中村 寛

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(10), 39-44, 2018-04-19

  • A 19nm 112.8mm^2 64Gb Multi-level (2bit/cell) Flash Memory with 400Mb/s/pin 1.8V Toggle Mode Interface  [in Japanese]

    SHIBATA Noboru , KANDA Kazushige , HISADA Toshiki , ISOBE Katsuaki , SATO Manabu , SHIMIZU Yuui , SHIMIZU Takahiro , SUGIMOTO Takahiro , KOBAYASHI Tomohiro , INUZUKA Kazuko , KANAGAWA Naoaki , KAJITANI Yasuyuki , OGAWA Takeshi , NAKAI Jiyun , IWASA Kiyoaki , KOJIMA Masatsugu , SUZUKI Toshihiro , SUZUKI Yuya , SAKAI Shintaro , FUJIMURA Tomofumi , UTSUNOMIYA Yuko , HASHIMOTO Toshifumi , MIAKASHI Makoto , KOBAYASHI Naoki , INAGAKI Motoki , MATSUMOTO Yuuki , INOUE Satoshi , SUUKI Yoshinao , HE Dong , HONDA Yasuhiko , MUSHA Junji , NAKAGAWA Michio , HONMA Mitsuaki , ABIKO Naofumi , KOYANAGI Masaru , YOSHIHARA Masahiro , INO Kazumi , NOGUCHI Mitsuhiro , KAMEI Teruhiko , KATO Yosuke , ZAITSU Shingo , NASU Hiroaki , ARIKI Takuya , CHIBVONGODZE Hardwell , WATANABE Mitsuyuki , DING Hong , OOKUMA Naoki , YAMASHITA Ryuji , LIANG Guirong , HEMINK Gertjan , MOOGAT Farookh , TRINH Cuong , HIGASHITANI Masaaki , PHAM Tuan , KANAZAWA Kazuhisa

    世界最小の19nmのデザインルールを用いて64Gb多値(2bit/cell)NANDフラッシュメモリを開発した。片側All-bit-Line S/A構成、1plane構成によりチップサイズは112.8mm^2。ビット線バイアスアクセラレーション及び"BC"State-First書込みアルゴリズムにより、書き込みパフォーマンスは15MB/sを実現。プログラムサスペンド機能とイレーズサスペンド機能によ …

    Technical report of IEICE. ICD 112(15), 1-5, 2012-04-16

    References (8)

  • A 120mm2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology  [in Japanese]

    NAKAMURA Dai , KANDA Kazushige , KOYANAGI Masaru , YAMAMURA Toshio , HOSONO Koji , YOSHIHARA Masahiro , MIWA Toru , KATO Yosuke , MAK Alex , CHAN Siu Lung , TSAI Frank , CERNEA Raul , LE Binh , MAKINO Eiichi , TAIRA Takashi , OTAKE Hiroyuki , KAJIMURA Norifumi , FUJIMURA Susumu , TAKEUCHI Yoshiaki , ITOH Mikihiko , SHIRAKAWA Masanobu , SUZUKI Yuya , NAKAMURA Dai , TAKEUCHI Yoshiaki , KOJIMA Masatsugu , YONEYA Kazuhide , ARIZONO Takamichi , HISADA Toshiki , MIYAMOTO Shinji , NOGUCHI Mitsuhiro , YAEGASHI Toshitake , HIGASHITANI Masaaki , ITO Fumitoshi , KAMEI Teruhiko , HEMINK Gertjan , MARUYAMA Tooru , INO Kazumi , OHSHIMA Shigeo

    43nm CMOSテクノロジを用いた16ギガビット4値NANDフラッシュメモリを開発した.66NANDと新規コントロールゲートドライバー回路を用いた構成とし、アレー上にパワーバス配線を配することでチップサイズ120mm^2を実現し、micro SDカードへ実装可能とした.デュアルステージドライバーを用いることで1.8V VCCQで25nsのサイクルタイムを実現した.

    IEICE technical report 108(6), 25-30, 2008-04-10

    References (4) Cited by (10)

Page Top