吉田 達朗 YOSHIDA Tatsuro

ID:9000046313983

東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-3 of 3

  • Ultra high speed wet etching technology for a silicon wafer process  [in Japanese]

    SAKAI Takeshi , YOSHIDA Tatsuro , YOSHIKAWA Kazuhiro , OHMI Tadahiro

    3次元高集積化技術のなかで、シリコンウェーハの薄化技術が重要視されている。本論文では、ウェットエッチングによるシリコンウェーハの薄化技術について検討する。またSOIウェーハを用いた、新しいプロセスについて提案を行う。

    Technical report of IEICE. SDM 112(263), 41-45, 2012-10-18

    References (19)

  • Silicon Wafer Wet Etching for Plug Protrusion of 3D chip-stacking technology with Through Silicon Via  [in Japanese]

    YOSHIKAWA Kazuhiro , YOSHIDA Tatsuro , SOEDA Kazuki , HIRATSUKA Ryosuke , OHMI Tadahiro

    三次元実装積層は、半導体の新たな技術として開発が進められている。この三次元実装積層には貫通電極(TSV)形成が重要な技術となっている。本論分では、シリコンウェーハのアルカリによるウェットエッチングによる貫通電極形成技術の報告を行う。

    Technical report of IEICE. SDM 111(249), 97-100, 2011-10-13

    References (7)

  • Silicon Wafer Thinning Technology for Three-Dimensional Integrated Circuit by Wet Etching  [in Japanese]

    YOSHIKAWA Kazuhiro , OHASHI Tomotsugu , YOSHIDA Tatsuro , NEMOTO Takenao , OHMI Tadahiro

    3次元チップ積層は、半導体の新たな技術として開発が進められている。この3次元チップ積層と貫通電極(TSV)には、シリコンウェーハの薄化が重要な技術となっている。本論文では、ウェットエッチングによるシリコンウェーハの薄化技術についての提案を行う。

    IEICE technical report 109(257), 15-19, 2009-10-22

    References (6) Cited by (2)

Page Top