中尾 幸久 NAKAO Yukihisa

ID:9000046318172

東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University (2013年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-8 of 8

  • Si photodiode with sensitivity and high stability to UV-light with 100% internal Q.E. and high transmittance on-chip multilayer dielectric stack  [in Japanese]

    KODA Yasumasa , KURODA Rihito , NAKAO Yukihisa , SUGAWA Shigetoshi

    紫外光帯域を含む広光波長帯域の光に対し高感度で,かつ経時的な感度劣化を生じないセンサ実現のために,高い内部量効率を得るフォトダイオード形成技術と,SiO_2と消衰係数の低いSiNから成るオンチップ高透過積層膜とを組み合わせたフォトダイオードの作製・評価を行った.本報告では,試作したフォトダイオードで紫外光に対し高い感度と高い耐性を得た結果を示し,また積層膜の構成や膜厚を制御することで,所望の波長帯 …

    Technical report of IEICE. SDM 113(247), 21-25, 2013-10-17

  • A device structure design of multi-gate MOSFETs based on carrier mobility characteristics of atomically flattened Si surface  [in Japanese]

    Kuroda Rihito , Nakao Yukihisa , Teramoto Akinobu , Sugawa Shietoshi , Ohmi Tadahiro

    本稿では原子レベルで平坦化されたsi(100),(110),(551)表面の電子・ホールモビリティ特性についてまとめ,また,速度性能と最少加工寸法におけるロジックゲートのノイズマージンとを性能指標としたマルチゲートMOSFETのフィン構造の評価手法へ反映した結果を報告する.フィン高さとフィン上面幅との比が1.2から7.5の領域では,フィン側壁が(551)面,フィン上面が(100)面のフィン構造にお …

    Technical report of IEICE. SDM 113(247), 15-20, 2013-10-17

  • Si photodiode with high sensitivity and high stability to UV-light using high transmittance on-chip multilayer dielectric stack  [in Japanese]

    Koda Yasumasa , Kuroda Rihito , Nakazawa Taiki , Nakao Yukihisa , Sugawa Shigetoshi

    紫外光帯域を含む広光波長帯域の光に対し高感度で,かつ経時的な感度劣化を生じないセンサ実現のために,高い内部量効率を得るフォトダイオード形成技術と,SiO_2と消衰係数の低いSiNから成るオンチップ高透過積層膜とを組み合わせたフォトダイオードの作製・評価を行った.本報告では,試作したフォトダイオードで紫外光に対し高い感度と高い耐性を得た結果を示し,また積層膜の構成や膜厚を制御することで,所望の波長帯 …

    ITE Technical Report 37.22(0), 37-40, 2013

    J-STAGE  References (12)

  • Science-Based New Silicon LSI Technologies : Improvement of Silicon LSI Instead of Current Device Miniaturization  [in Japanese]

    OHMI Tadahiro , NAKAO Yukihisa , KURODA Rihito , SUWA Tomoyuki , TANAKA Hiroaki , SUGAWA Shigetoshi

    完全に行き詰まったシリコンLSI技術を進歩させる方向の提案。すべての面方位のシリコン表面上にLSI製造できる技術を創出し、(551)面Accumulation Mode CMOSでnMOSとpMOSの寸法が等しいバランスドCMOSを具現化して、フルCMOSシステムLSIを実現する。

    Technical report of IEICE. SDM 112(263), 27-32, 2012-10-18

    References (10)

  • Low Temperature PECVD of High Quality Silicon Nitride for Gate Spacer  [in Japanese]

    NAKAO Yukihisa , TERAMOTO Akinobu , KURODA Rihito , SUWA Tomoyuki , TANAKA Hiroaki , SUGAWA Shigetoshi , OHMI Tadahiro

    近年Metal oxide semiconductor field effect transistors(MOSFETs)の高性能化のために、化学的・熱的に不安定な新規材料が研究・導入されている。これらの新規材料を用いてMOSFETを製造していくうえでドライ・ウェットプロセスから新規材料を保護するために必要不可欠である低温成膜可能な絶縁材料としてPlasma enhanced chemical v …

    Technical report of IEICE. SDM 112(263), 21-26, 2012-10-18

    References (11)

  • Low Series Resistance CMOS Source/Drain Electrode Formation Technology using Dual Silicide  [in Japanese]

    KURODA Rihito , NAKAO Yukihisa , SUGAWA Shigetoshi , TANAKA Hiroaki , TERAMOTO Akinobu , MIYAMOTO Naoto , OHMI Tadahiro

    電気学会研究会資料. EDD, 電子デバイス研究会 2011(35), 5-10, 2011-03-01

    References (26)

  • Low Resistance Source/Drain Contacts with Low Schottky Barrier for High Performance Transistors  [in Japanese]

    TANAKA Hiroaki , KURODA Rihito , NAKAO Yukihisa , TERAMOTO Akinobu , SUGAWA Shigetoshi , OHMI Tadahiro

    ULSIの基本構成要素であるトランジスタの性能を劣化させる直列抵抗を低減するため、ソース・ドレイン領域におけるシリサイド/高濃度領域間のコンタクト抵抗低減を行った。p^+、n^+領域それぞれにPd、Erを用いシリサイドを形成し、0.3eV程度の低バリアハイトのコンタクトを実現した。Si基板面方位により、シリサイドの成長段階が異なる事を明らかにした。このシリサイドを用い、プロセスを理論的に最適化する …

    IEICE technical report 110(241), 25-30, 2010-10-14

    References (14)

  • High current drivability transistors with optimized silicides for n^+- and p^+-Si  [in Japanese]

    NAKAO Yukihisa , KURODA Rihito , TANAKA Hiroaki , TERAMOTO Akinobu , SUGAWA Shigetoshi , OHMI Tadahiro

    MOSFETにおけるソース・ドレイン電極の直列抵抗を低減するために、ソース・ドレイン領域に、低コンタクト抵抗を有するシリサイド/シリコンコンタクトを実現した。シリサイド形成のための金属材料としては電子、ホールに対するバリアハイトの低い仕事関数を有するEr、Pdをn^+、p^+-Siに対して選定した。シリサイド形成は大気にさらさず、メタル成膜前洗浄からアニール工程までN_2雰囲気で行った。さらに、低 …

    IEICE technical report 109(257), 1-6, 2009-10-22

    References (10)

Page Top