検索結果 50 件

千葉, 雄司 情報処理学会論文誌プログラミング（PRO） 17 (1), 1-11, 2024-01-31

...畳込みニューラルネットワークは，アプリケーション開発の有用な手段だが，多くの積和演算やメモリを必要とするため，安価な組込みマイコンでは利用しにくい．積和演算ついては，積和演算器の追加による対策が可能であるとしても，メモリの追加は費用対効果に優れず難しい．畳込みニューラルネットワークの計算に必要なメモリを削減する技術として，cascadingや，重みデータの圧縮があるものの，メモリの消費量や，計算速度...

情報処理学会

田形, 寛斗, 佐藤, 高史, 粟野, 皓光 DAシンポジウム2023論文集 2023 228-234, 2023-08-23

...本研究では，12-TSRAM セルを用いた低エネルギー量子化ニューラルネットワーク用インメモリアクセラレータを提案する．提案回路では，トランジスタのリーク電流を用いたアナログ演算回路を用いることで，従来のインメモリアクセラレータと比べて積和演算にかかる消費エネルギーを大きく削減した．また，回路内にキャパシタを用いない構造のため，センスタイミングによる出力の誤差が少ないことや，演算中の貫通電流が僅かであることから...

情報処理学会

渡辺 重佳, 山口 トオル J105-C (12), 367-375, 2022-12-01

...アナログ信号処理の代表例のニューラルネットワーク用論理回路を実現のため，3D NAND型フラッシュメモリの製造技術を用いたニューラルネットワーク用積層型論理回路を初めて提案した．本論文では特に積和演算回路に注目して検討を行った．提案方式ではニューロン用の素子として縦型FeFETを用い，それを縦方向に積層して直列接続を実現する方式を導入した．ニューロンの重みはFeFETのしきい値電圧としてプログラムし...

DOI

田形, 寛斗, 佐藤, 高史, 粟野, 皓光 DAシンポジウム2022論文集 2022 120-125, 2022-08-24

...本研究では，8T-SRAM を用いた 2 値化ニューラルネットワーク用インメモリアクセラレータを提案する．提案回路は一般的には相補的に利用されるビットラインをそれぞれ独立に用いることで，2 つの入力について XNOR を同時に計算可能とし，積和演算の実行速度を最大 2 倍にした．トランジスタレベル・シミュレーションの結果，93.88% の MNIST 分類精度を達成し，既存研究と比べ消費エネルギーを...

情報処理学会

吉澤, 翔悟, 中尾, 怜史, 武内, 良典 DAシンポジウム2022論文集 2022 43-50, 2022-08-24

...本研究では，特定用途向けプロセッサ開発の支援を行うことを目的とし，汎用プロセッサの命令追加を効率的に行うための設計支援プログラムを Bash や Python で作成した．プロセッサの消費電力量を削減するには，カスタム命令を実装することが考えられる．RISC-V ISA を実装した Rocket Chip をベースとして積和演算を効率よく行うカスタム命令を実装し，シミュレーション，エミュレーションにより...

情報処理学会

三澤, 奈央子, 松井, 千尋, 竹内, 健 DAシンポジウム2021論文集 2021 63-64, 2021-08-25

...シミュレーティッド・アニーリング (SA) に向けた ReRAM Computation-in-Memory (CiM) のマッピング手法を提案する．組合せ最適化問題をハミルトニアン (磁性体のエネルギー) に定式化し，さらに量子化を行うことで，ReRAM CiM にマッピングする．これにより，エネルギーの計算を ReRAM CiM の積和演算にて行い，SA アルゴリズムを用いて組合せ最適化問題を解...

情報処理学会

松井, 千尋, トープラサートポン, カシディット, 高木, 信一, 竹内, 健 DAシンポジウム2021論文集 2021 61-62, 2021-08-25

...ニューラルネットワークの重みを保存する．前段の pre-neuron の発火であるニューラルネットワークの入力は FeFET のソースに与える．Phase 1) ソースフォロワ読み出しによって入力と重みの積を 32 本並列に Multiply-line (ML) に読み出し，Phase 2) 1024 本の Accumulate-line (AL) の配線容量を並列にチャージシェアすることで積の結果を合計し，積和演算結果...

情報処理学会

可児 冬弥, 市原 英行, 岩垣 剛, 井上 智生 電子情報通信学会論文誌D 情報・システム J104-D (7), 552-561, 2021-07-01

...ニューラルネットワーク（NN）における演算素子であるニューロンを，ストカスティック計算（SC）で実装する研究がされている．ニューロンの全ての演算をSCで実装する場合，ニューロンの演算誤差を抑え，NNの認識精度を維持することは大きな課題の一つとなっている．本論文では，シグモイド関数のゲインに着目した，選択型積和演算器[6]と線形FSMを用いたSCニューロンのアーキテクチャを提案する．また，提案SCニューロン...

DOI

佐藤, 寿倫 福岡大学研究部論集 F：推奨研究編 8 16-21, 2020-12

application/pdf

機関リポジトリ Web Site

千葉, 智貴 東北大学電通談話会記録 89 (1), 132-133, 2020-08-31

紀要類（bulletin）

機関リポジトリ HANDLE

竹内 健 応用物理学会学術講演会講演予稿集 2020.2 (0), 120-120, 2020-08-26

DOI

日経エレクトロニクス = Nikkei electronics : sources of innovation (1218) 71-80, 2020-08

...メモリーの次に目立ったテーマがニューラルネットワーク、中でもCIM（Computing-In-Memory）と呼ばれるメモリーの読み出し時に積和演算も実行するタイプの回路構成、そしてその中の実装例の1つである「BNN（Binary　Neural　Network）」についての発表だった。　この数年、…...

PDF Web Site

西倉, 佑騎, 吉田, 明正 第82回全国大会講演論文集 2020 (1), 103-104, 2020-02-20

...メニーコアプロセッサIntel Xeon Phiでは，メニーコアによるループ並列処理とAVX-512によるSIMD並列処理を階層的に有効利用することにより，高い実効性能を達成することが可能である．本稿では，画像圧縮に用いられる2次元離散ウェーブレット変換プログラムを対象とし，画像データの行レベルの計算にOpenMPによるループ並列処理を適用し，さらに各行のデータとドベシィ数列との積和演算にSIMD並列処理...

情報処理学会

檜垣 貴仁, 柳原 圭雄, 木下 浩二, 一色 正晴 画像電子学会研究会講演予稿 19.03 (0), 73-78, 2020

...に管理するために，記載されているシリアルナンバー記録および共有することで，紙幣追跡や偽札判定が可能と なる．そのため，紙幣からシリアルナンバーを高精度で識別できるシステムが必要とされている．従来のシステムでは CNNを用いて文字の識別を行っているが速度等の問題によりより高速な処理が可能なBNNを用いて高精度の文字の 識別を行う．しかし，BNNはCNNの結合荷重と特徴マップの値を-1か1に置き換えて積和演算...

DOI

石井 正俊 応用物理学会学術講演会講演予稿集 2019.2 (0), 4153-4153, 2019-09-04

DOI

原田 將敬, 森江 隆, 高橋 光恵, 酒井 滋樹 応用物理学会学術講演会講演予稿集 2019.2 (0), 4160-4160, 2019-09-04

DOI

松永, 多苗子, 松永, 裕介 DAシンポジウム2019論文集 2019 125-129, 2019-08-21

...近年，ディープラーニングを用いたシステムが画像認識や手書き文字認識などを含め，幅広い分野で活用されるようになってきた．本稿では，エッジ側で比較的安価にディープラーニングの推論エンジンを実現することを目標として，主たる演算である積和演算をFPGA上で実現するための設計手法を対象とするものである．学習済みのニューラルネットワークを対象とするため，大量に現れる積和演算は，定数との乗算の総和になることを踏まえ...

情報処理学会

竹内 健 応用物理 88 (6), 376-381, 2019-06-10

...精度を落とすことができる）ことを利用して，不揮発性メモリの高速化・低電力化・低コスト化を図る．ただし，LSIのチップレベルではエラーが存在しても，機械学習を使った推論・認識の精度は落とさないようにすることが必要である．本稿では，機械学習に向けてエラーを許容した，Approximateコンピューティングを適用したSRAM・DRAM・不揮発性メモリを紹介する．メモリのみならず，深層学習のネットワーク，積和演算器...

DOI Web Site

原田 將敬, 森江 隆, 高橋 光恵, 酒井 滋樹 応用物理学会学術講演会講演予稿集 2019.1 (0), 3804-3804, 2019-02-25

DOI

青木 健, 上妻 宗広, 黒川 義元, 木村 肇, 山﨑 舜平 応用物理学会学術講演会講演予稿集 2019.1 (0), 3809-3809, 2019-02-25

DOI

鴇田 恭平, 岩村 惠市 電気学会論文誌Ｃ（電子・情報・システム部門誌） 138 (12), 1634-1645, 2018-12-01

<p>Secure computation is a major issue that affects the utilization of Big Data. Two main approaches are employed to achieve secure computation: homomorphic encryption (HE) and secret sharing …

DOI Web Site Web Site 参考文献12件

ムハンマド, カマル アフマド アクマル アミヌディン, 岩村, 恵市 情報処理学会論文誌 59 (9), 1581-1595, 2018-09-15

...一般に，Shamirの(k, n)閾値秘密分散法を用いた秘匿計算では，乗算を行う際に乗算結果の多項式の次数がk - 1から2k - 2に変化してしまうため，復元に必要な分散値の個数がkから2k - 1に変化してしまうという問題があった．神宮らが提案した方式では，スカラー量×多項式というアプローチを用いて，次数変化の問題を解決したが，積和演算を実行すると，秘密情報が漏洩するという問題があった．そこで，...

情報処理学会

酒井, 完, 青山, 哲也, 高橋, 渡, 本田, 晋也, 中本, 幸一, 若林, 一敏 DAシンポジウム2018論文集 2018 69-74, 2018-08-22

...構造を実現する為，積和演算ライブラリ関数の呼出し部を適切な単位で分割し，各分割単位を多サイクル入力型のパイプライン演算器として合成するフローを提案した．本フローを高位合成ツール CyberWorkBench (R) 上に構築し，より高性能なデザインが得られていることを確認した．...

情報処理学会

神宮, 武志, 青井, 健, ムハンマド, カマル アフマド アクマル アミヌディン, 岩村, 惠市 情報処理学会論文誌 59 (3), 1038-1049, 2018-03-15

...一方の分散値と乗算しても多項式の次数が増えないためこの問題点を解決できる．さらに，本論文では提案方式の安全性を検討し，多入力の秘匿加減算および秘匿乗除算に対しても情報理論的安全性を持つことを示す．これによって，秘匿乗算を含む場合でもサーバ台数などの運用を変える必要のないシステムが構築できる．ただし，提案方式の安全性は同じタイプの演算の組合せに制限され，異なるタイプの演算の安全な組合せ（たとえば，秘匿積和演算...

情報処理学会

大塚 卓哉, 小仁所 志栞 人工知能学会全国大会論文集 JSAI2018 (0), 1K3OS10a04-1K3OS10a04, 2018

...<p>IoTデバイスの適用環境に対する物理的な親和性を高めるために，深層学習等の知的処理の演算アーキテクチャを素材から見直す試みを進めている．その一例として，本稿では光導波路で演算ネットワークを構成し深層ニューラルネットの演算を光信号で実行する方式を提案する．提案する演算機アーキテクチャは，外部から取り込んだ光で直接駆動されるように設計された積和演算素子とその出力を非線形変換する非線形関数演算素子，...

DOI

原田 將敬, 森江 隆, 高橋 光恵, 酒井 滋樹 応用物理学会学術講演会講演予稿集 2017.2 (0), 2982-2982, 2017-08-25

DOI

岡本 大地, 近藤 真史, 瀬島 吉裕, 茅野 功, 横川 智教, 有本 和民, 佐藤 洋一郎 電子情報通信学会論文誌D 情報・システム J100-D (3), 321-330, 2017-03-01

...近年，高齢化社会の進展による難聴者の増加に伴って，DSPを内蔵したデジタル補聴器の需要が高まっているが，その電池寿命は数日程度に留まっているのが現状である．そこで本論文では，補聴器用DSPへの応用を前提とした小面積かつ低消費電力な積和演算器を提案する．本積和演算器は，単一の全加算器のみを用いて逐次的に演算を行う直列乗算器を基本として，積和演算における累積加算処理と負数乗算アルゴリズムにおける定数加算処理...

DOI 医中誌

大島, 和輝, 楡井, 雅巳 第78回全国大会講演論文集 2016 (1), 53-54, 2016-03-10

...シミュレーション手法には、計算の大部分が積和演算からなり、GPUでの処理に向いているCIP法を採用し、シミュレーション空間は境界条件を含めてモデル化を行った。本論文では、本研究において音響伝搬シミュレーションコードをGPUを利用して並列化し、高速化を検討した結果について報告する。...

情報処理学会

倉光 良明, 東原 敬, 遠藤 和彦, 寒川 誠二, 昌原 明植, 森江 隆 応用物理学会学術講演会講演予稿集 2014.2 (0), 2796-2796, 2014-09-01

DOI

馬場, 祐一, 宮本, 篤志, 本間, 尚文, 青木, 孝文, 佐藤, 証 情報処理学会論文誌 51 (9), 1847-1858, 2010-09-15

...本稿では，高基数モンゴメリ乗算に基づくRSA暗号プロセッサアーキテクチャを提案し，そのRSA暗号プロセッサを設計仕様に応じて自動生成するジェネレータの性能評価を示す．提案アーキテクチャは，高いスケーラビリティを有しており，多様な基数や算術アルゴリズムと組み合わせることが可能である．本ジェネレータは，提案する2種類のアーキテクチャに対して，5種類の基数および84種類の積和演算アルゴリズムを組み合わせることで...

情報処理学会

高橋, 睦史, 佐藤, 三久, 高橋, 大介, 朴, 泰祐, 宇川, 彰, 中村, 宏, 青木, 秀貴, 澤本, 英雄, 助川, 直伸 情報処理学会論文誌コンピューティングシステム（ACS） 2 (1), 158-172, 2009-03-25

...電力コストに有利な演算加速機構を導入することとし，その構成を検討し電力性能を評価する．演算加速機構としてベクトル型およびSIMD型の2種の方式を提案し，シミュレーションにより評価を行った結果，行列積演算および実アプリケーションであるQCD kernelにおいてはレジスタの要素数の差などの要因によりベクトル型がSIMD型の電力性能を上回り，全体としては主記憶バンド幅律速とならなければ，倍精度浮動小数点積和演算器...

情報処理学会 Web Site

小島 正典, 山田 圀裕 映像情報メディア学会技術報告 32.54 (0), 13-15, 2008

...また積和演算などに比べ論理演算は速度が速く、ハードウェア規模も小さいので、専用集積回路やプロセッサのALUで利用し、リアルタイム処理が必要な映像画像関連の組込みシステムへの応用が期待される。...

DOI Web Site 参考文献3件

岩城 佳幸, 田中 彰, 福元 伸也, 大塚 作一 電気関係学会九州支部連合大会講演論文集 2008 (0), 413-413, 2008

...形態学的連想記憶は,従来の神経回路網による連想記憶で用いられる積和演算をmin-max演算で置き換えた手法である.Ritterは,記憶配列WとMを持つ形態学的連想記憶モデルを提案したが,記憶配列WとMは,欠落雑音と付加雑音の両方を含む一般雑音はうまく想起することができない.本報告では,バイナリ形態学的連想記憶の計算過程にファジィ集合を利用し,多値に拡張した方法について述べる.この手法では,核と呼ばれる...

DOI

永井, 貴博, 吉田, 仁, 黒田, 久泰, 金田, 康正 情報処理学会論文誌コンピューティングシステム（ACS） 48 (SIG13(ACS19)), 214-222, 2007-08-15

...そこで本研究では、SR11000 モデル J2 上の Hitachi 最適化コンパイラを用いて 4 倍精度演算を定量的に解析し、FMA 命令 （Fused Multiply-Add） を用いて演算回数を削減することによって高速化を行い、最大で約 1.5 倍の高速な 4 倍精度積和演算を実現した。...

情報処理学会 Web Site 被引用文献3件 参考文献7件

佐藤, 証 情報処理学会論文誌 48 (7), 2291-2298, 2007-07-15

...認証子付き暗号モードGCM（Galois Counter Mode）を，100Gbps 以上のスループット処理することが可能な並列高速ハードウェアを提案する．GCM モードでは，暗号化処理については複数のデータブロックの並列処理が可能であるが，認証子を生成するハッシュ関数は暗号文ブロックをシーケンシャルに積和演算処理しなければならない．そこでハッシュ関数部の高速化のため，並列処理を可能とする積和演算回路...

情報処理学会 Web Site 参考文献11件

矢島 邦昭, 千葉 倫子, 片桐 伸吾, 田山 典男 画像電子学会誌 33 (3), 343-349, 2004

...では，観測条件から投影方向を極少数に制限される場合が多い．そのような条件下でも内部構造を可視化するために，物体の性質や投影方向に関する知識をモデル化し，画像再構成を行う．モデルの表現には局在性の良いWavelet関数を用いる．局在化するまで計算を分離して行うことが可能となり，大型画像に対しても高速に処理可能になる．本手法は，観測されたエコーからの伝搬時間の行列表記とモデルから求められた再構成行列の積和演算...

DOI Web Site 参考文献13件

森江 隆 日本神経回路学会誌 10 (2), 68-76, 2003

...積和演算と非線形関数変換により処理されるArtificial Neural Network LSIの設計法について述べる．回路実現手法として，デジタル方式，アナログ方式，両者を混載したミックスト・シグナル方式，パルスの時間軸情報を用いるパルス変調方式について，網羅的な開発例を示すのではなく，特徴的な開発事例を示しながら回路・アーキテクチャ設計の課題などを解説する．...

DOI 被引用文献2件 参考文献39件

竹内 幹雄, 小松 秀昭, 中谷 登志男 コンピュータ ソフトウェア 20 (4), 355-362, 2003

...Javaの高速化の研究が盛んになされているが，数値計算の分野では依然Fortranに水をあけられたままである．その理由の1つに，浮動小数点演算の厳密な正確さ(accuracy)が原因で最適化が困難なことがある．とりわけ，融合型積和演算(fused multiply-add (FMA))命令や，再結合(reassociation)を利用できないことが，Javaの性能に大きく影響している．この論文では，...

DOI Web Site 参考文献15件

竹内 幹雄, 小松 秀昭, 中谷 登志男 日本ソフトウェア科学会大会講演論文集 19 (0), 2C1-2C1, 2002

...Java の高速化の研究が盛んになされているが，数値計算の分野では依然Fortran に水をあけられたままである．その理由の一つに，浮動小数点演算の厳密な正確さ(accuracy) が原因で最適化が困難なことがある．とりわけ，融合型積和演算(fused multiply-add (FMA)) 命令や，再結合(reassociation) を利用できないことが，Java の性能に大きく影響している．この...

DOI

外枦保 崇, 渡邊 実, 小林 史典 ロボティクス・メカトロニクス講演会講演概要集 2002 (0), 115-, 2002

...本研究ではノイズに影響されない安定的な動作が期待でき, 最新のプロセスを利用できる点からディジタル方式のハードウエアを採用するが, 通常の実現では積和演算回路が大規模になる。そこで, ニューロンモデルのしきい値等の固定パラメータを再構成時のみ可変とすることで回路縮小と演算時間の短縮を行った。本発表では再構成システムを使った可変パラメータアーキテクチャーについて報告する。...

DOI Web Site

渡部, 英二, Watanabe, Eiji, 西原, 明法, NISHIHARA, AKINORI 電子情報通信学会論文誌 J84-A (No. 3), 278-286, 2001-03

identifier:oai:t2r2.star.titech.ac.jp:00051016

機関リポジトリ

高橋, 大介, 金田, 康正 情報処理学会論文誌 41 (7), 2019-2026, 2000-07-15

...本論文では，積和演算命令に向いた8基底FFTカーネルを提案する．この8基底FFTカーネルは積和演算命令を持つプロセッサにおいて，従来の8基底FFTカーネルに比べて総演算命令数を削減する．提案した8基底FFTカーネルを，積和演算命令を持つプロセッサを搭載したワークステーションIBM RS/6000 590および共有メモリ型ベクトル並列計算機NEC SX-4に実現し，性能評価を行った．その結果，従来の8...

機関リポジトリ 情報処理学会 HANDLE 被引用文献2件

春名, 修介, 坂田, 俊幸, 富永, 宣輝, 漆原, 誠一, 田中, 裕久, 湯川, 博司 情報処理学会論文誌プログラミング（PRO） 40 (SIG04(PRO3)), 33-43, 1999-05-15

...これらの手法をコンパイラに実装することにより (1)仮想関数呼び出しのオーバヘッドの削除 (2)定数クラスオブジェクトのROM配置 (3)ディジタル信号処理 (飽和演算 積和演算など) のオブジェクト指向言語による記述と高速実行の両立 が可能となる....

情報処理学会 Web Site 参考文献11件

西原, 明法, NISHIHARA, AKINORI, 藤井, 信生, FUJII, NOBUO 電子情報通信学会論文誌(A) J81-A 1624-1626, 1998-11

identifier:oai:t2r2.star.titech.ac.jp:50064943

機関リポジトリ Web Site

坪木, 雅直, 宮内, 新, 石川, 知雄 全国大会講演論文集 第55回 (人工知能と認知科学), 505-506, 1997-09-24

...この文献で我々が提案した「ルールの導出手法」は, ニューラルネットワークの入力群と出力群の対応ルールを作成することにより, ネットワーク途中の積和演算を行なわないことで計算速度を向上させるものである。またルールの導出によって, ネットワーク上で出力に反映されないユニットが存在する場合には, そのユニットが特定されるという利点もある。...

情報処理学会 被引用文献2件

權, 五鳳, 村上, 和彰, 富田, 眞治 全国大会講演論文集 第40回 (データ処理), 537-538, 1990-03-14

...我々はフォトリアルなアート用3次元画像を高速に生成する並列レンダリング・マシンのアーキテクチャを検討しているその一方式として,以下の特長を有するマシン・アーキテクチャを提案する(1)レイトレーシンク法に時化したレンダリング(2)画面分割によるマルチプロセッサ方式(3)1本の光線に対するマクロパイプライン処理(4)空間等分割法による高速交差判定 (5)積和演算器による高速交点計算...

情報処理学会

本沢, 邦朗, 佐藤, 淳, 冨田, 穣太, 今井, 正治, 長谷川, 純一 全国大会講演論文集 第39回 (データ処理), 874-875, 1989-10-16

...特にフィルタリング処理のアルゴリズムの多くは並列型の積和演算を頻繁に用いているので,画素単位での並列処理が効果的であると考えられる。このような認識に基づき,本稿では大規模な2次元濃淡画像に対して大きなマスクを用いた処理を実時間で行なうことを目的とした超高速画像処理システムRIPE(Real-time Image Processing Engine)のアーキテクチャを提案する。...

情報処理学会

岩下, 正雄, 藤田, 善弘, 石黒, 尚夫, 山崎, 雅生 全国大会講演論文集 第39回 (ハードウェア), 1754-1755, 1989-10-16

...ところが層構造のネットワークでは同一層内の各ユニットは独立であり、さらにユニット内の積和演算も並列性を有している。この並列性を十分に引き出すことにより処理時間短縮が可能となる。ただし、このネットワーク構造における逆伝播学習は各ニューロンユニットの計算にネットワーク全体のデータが必要であり、複数のプロセッサ間でのデータ交換が避けられない。...

情報処理学会

米田, 秀樹 全国大会講演論文集 第37回 (パターン処理), 1479-1480, 1988-09-12

...しかし従来のマイクロプロセッサベースの処理装置では処理速度に問題があるため、小規模なハードウェアで、より拡張性のある画像処理用積和演算LSI"WINDMAC5"を開発したので、これらについて報告する。...

情報処理学会

岩瀬 清一郎, 山崎 孝雄, 橋本 慶隆, 由良 英一, 隈田 一郎, 山崎 博司 テレビジョン学会技術報告 7 (18), 25-30, 1983

DOI