検索結果を絞り込む
伊沢, 亮一, 藤原, 吉唯, 金谷, 延幸, 井上, 大介 DAシンポジウム2022論文集 2022 27-34, 2022-08-24
...コアのバグが検出できたが，ランダム検証の方が要したサイクル数は少ない結果となった．...
情報処理学会
伊沢, 亮一, 金谷, 延幸, 藤原, 吉唯, 竹久, 達也, 丑丸, 逸人, 有末, 大, 牧田, 大佑, 三村, 聡志, 末田, 卓巳, 井上, 大介 コンピュータセキュリティシンポジウム2021論文集 778-785, 2021-10-19
...コア3つを用意し，提案システムによりブランチカバレッジがいずれも100\%になることを確認した．加えて，ランダム検証の結果も比較対象として載せる．...
吉村, 正義, 橋立, 英実, 辻川, 敦也, 細川, 利典 DAシンポジウム2019論文集 2019 178-182, 2019-08-21
...近年IPコアを用いたVLSI設計が盛んであるが，IPコアの複製や過剰生産といったちょs区権侵害が問題となっている．IPコアを用いたVLSIの過剰生産を防ぐ手法の1つの方法として，論理暗号化手法が提案されている．論理暗号化手法とはIPコアである論理回路に対して鍵入力を追加し，鍵入力値が特定の入力値が印加されたときのみ，正しく機能動作し外部出力応答を行う設計手法である．しかしながら，正しい鍵入力値を容易...
土屋 秀和, 大谷 秀吉, 神戸 昂太, 永尾 崇, 浅川 毅 エレクトロニクス実装学術講演大会講演論文集 33 (0), 12D1-02-, 2019
...また、FPGAのメモリIPコア内のデータを編集することで、発生パターンを容易に変更可能である。</p>...
DOI
宗藤 誠治 日経エレクトロニクス = Nikkei electronics : sources of innovation (1198) 93-99, 2018-12
...IBM Researchが開発したRISC-Vべースのマイクロコントローラーには、オープソースとして流通しているIPコア「PULPino」を搭載した。しかし所望の性能・機能を実現するにはそのままでは使えなかった。内蔵ROMやSRAMの容量や構成、バス幅などを変更した。...
PDF Web Site
門本, 淳一郎, 宮田, 知輝, 天野, 英晴, 黒田, 忠広 第80回全国大会講演論文集 2018 (1), 11-12, 2018-03-13
...誘導結合を用いたワイヤレスチップ間接続技術であるThruChip Interface (TCI) は,積層した複数のチップ間に高速なネットワークを構築できる.TCI の利用を容易にするため,65nm SOI CMOSプロセス向けのIPコアを開発した.IPコアは,オンチップインダクタと送受信機,SerDesから成るハードIPと,ピギーバック方式のACK信号転送に基づくフロー制御機構を内蔵するリンクおよび...
大橋, 正 第79回全国大会講演論文集 2017 (1), 5-6, 2017-03-16
...コアを流通性且つオープン性に富んだ無償IPコアとさせ，一方で有償IPコアなる非オープンなセキュリティをも確保された設計資産の再利用性と粒度の高いIPコアへとさせるシステム設計について検討した．...
小池 恵介, 三好 健文, 五十嵐 雄太, 船田 悟史, 中條 拓伯 電子情報通信学会論文誌D 情報・システム J98-D (3), 373-383, 2015-03-01
...コアと比較した．その結果，回路規模において0.97〜3.3倍となり，処理速度は0.75〜1.34倍となった．この結果から，本ツールは，ハードウェアアクセラレータの実装やASICプロトタイプ開発などのハードウェア設計に適用できると考えられる．...
尼崎 太樹, 西谷 祐樹, 井上 万輝, 飯田 全広, 久我 守弘, 末吉 敏則 情報・システムソサイエティ誌 20 (3), 12-12, 2015
DOI Web Site
小池, 恵介, 三好, 健文, 船田, 悟史, 中條, 拓伯 組込みシステムシンポジウム2013論文集 2013 41-48, 2013-10-09
...コアと比較したところ，回路規模において1.6～4.0倍に増えたものの，処理速度の低下は約1.7倍に抑えられた．この結果から，本ツールは，ハードウェア・アクセラレーションの研究やプロトタイピングなどの様々な分野に適用できると考えられる．...
組込みシステムシンポジウム2013論文集 2013 180-180, 2013-10-09
...(株)イーツリーズ・ジャパンでは，FPGAベース超高速Webキャッシュサーバfreeoceanの開発をはじめインターネット/Webシステムの課題をSW/HW協調システムで解決するアプライアンス製品を提案しています．今回は，その開発で培ったノウハウを活かして開発している完全なHWロジックとして実装したネットワークプロトコルスタックや，各種デバイスへの簡単なアクセスをサポートするIPコアを紹介します．また...
組込みシステムシンポジウム2013論文集 (2013) 180-180, 2013-10-09
Fujisawa Kentaro, Zhao Qian, Amagasaki Motoki, Iida Masahiro, Kuga Morihiro, Sueyoshi Toshinori 電気関係学会九州支部連合大会講演論文集 2013 (0), 52-53, 2013
FPGA architecture design and implementation are separated in conventional FPGA development flows. Large amount of HDL codes are written manually after FPGA architecture is determined, which requires …
永井明彦, 中川裕揮, 伊藤孝行 第74回全国大会講演論文集 2012 (1), 773-774, 2012-03-06
...ASSPの開発では, 市場価格とチップサイズ（物理制約）を推計し, その中にどれだけのIPコア（機能）を実現できるのかが重要である.しかし, このようなLSIは市場で高い評価は得られない. 市場が高く評価するためには, 潜在ニーズを実現する必要がある. ミドルメディエータは, BU毎に強い紐帯を持っており, 常に最新のニーズ情報をコミュニティに提供している....
VanThiemChu, 小柳滋 第74回全国大会講演論文集 2012 (1), 221-222, 2012-03-06
...LSI集積密度が増加していることに伴い，多くの Intellectual Property (IP) コアを単一チップ内に搭載する System on Chip (SoC) が可能となっている．大規模な SoC では，IP コア間の通信がシステムの全体に与える影響が大きくなり，従来のバスや Point to Point 方式を用いると長距離配線，通信性能，消費電力などの問題が発生する．これらの問題を...
山之上卓, 大橋勝文, 大野裕史, 鹿嶋雅之, 池田亮 情報教育シンポジウム2011論文集 2011 (4), 11-18, 2011-08-11
...FPGA評価ボードを使った入出力インターフェースに関する実験演習のコースを開発し実施している．このコースは，学生が,FPGAを使ってコンピュータと周辺機器間の入出力インターフェースを実際に作成し，簡単なロボットの実行制御やAD/DA変換を行うものである．このコースを実現するためFPGAで動作する既存の簡単なCPUのIPコアを利用した．また，このCPUのRAMの読み書きやCPUの実行速度を変えたりすることを...
佐藤 峰斗, 岡本 健志, 加藤 友章 応用物理学会学術講演会講演予稿集 2011.1 (0), 880-880, 2011-03-09
Sehat Sutardja, 大石 基之, Phil Keys 日経エレクトロニクス = Nikkei electronics : sources of innovation (1051) 131-133, 2011-03-07
2010年の売上高が前年比で約43％増の36億8000万米ドル（IHS iSuppli社調べ）と，成長著しい半導体企業がある。1995年に設立されたファブレス半導体メーカーのMarvell社だ。既に売上高で台湾MediaTek社を抜き去り，オランダNXP Semiconductors社に迫る水準に達しつつあるという。
柳町 成行, 須永 和久 エレクトロニクス実装学会誌 14 (7), 532-536, 2011
DOI Web Site Web Site 参考文献14件
深瀬, 尚久, 三浦, 康之 全国大会講演論文集 第72回 (アーキテクチャ), 165-166, 2010-03-08
...近年、チップ内の回路(IPコア、回路ブロック、PE、メモリ、プロセッサ)をネットワークで結合するNoC(ネットワークオンチップ)が注目されている。NoCには、配線数の削減や接続できる回路数の増加などのメリットがある反面、チップ上での面積の増加や消費電力の増加などが問題となる。その為、限られたハードウェアリソースで性能の良いルータを構成する必要がある。...
情報処理学会 参考文献2件
前多 正, 東海林 貴司, 狐塚 正樹, 岡田 光司, 深石 宗生 映像情報メディア学会技術報告 34.29 (0), 49-54, 2010
2.1-2.8GHz帯で動作する低雑音・低消費電力な全デジタルPLLについて述べた。PLLの位相雑音を低減するために、2段階の量子化を行うTDCで時間分解能を向上させる構成を採用した。このTDCは位相比較に必要な最小の時間窓の範囲で間欠動作を行ない消費電力の増加を抑制している。90nm標準CMOSプロセスで試作したPLLで、基準周波数40MHz、ループ帯域500KHzのときに、インバンド位相雑音…
DOI Web Site Web Site 被引用文献2件 参考文献19件
李 美燕, 王 嘉宇, 渡邊 孝博 電気関係学会九州支部連合大会講演論文集 2010 (0), 146-148, 2010
...NビットのMIPSアーキテクチャのIPを定義し、パラメータ設定によって、特定IPコアを生成する。そのIPコアのカスタマイズ手法を提案する。IP設計環境としてWIPER2.0を開発した。この手法により、アーキテクチャが類似しているIPコアの命令をパラメータによって設定できるIPコアとその命令削減および機能削減という方式でカスタマイズができるようになる。...
枝廣 正人 映像情報メディア学会技術報告 34.38 (0), 9-12, 2010
マルチコアの物理的分離性を活かしたシステム設計技術について紹介する.ドメイン分離技術によりリアルタイム性能を向上させる.アプリケーションQoS技術を用い,ユーザー利用状況に応じてCPU個数などのリソースを配分する.
DOI Web Site 参考文献4件
中村 祐一 ＩＥＩＣＥ ＦＵＮＤＡＭＥＮＴＡＬＳ ＲＥＶＩＥＷ 4 (2), 101-, 2010
日経エレクトロニクス = Nikkei electronics : sources of innovation (1020) 49-54, 2009-12-28
...チップ面積がFPGAやGPU並みに大きかったこと，IPコア化を全くといっていいほど想定しない設計になっていたこと，C言語入力の開発ツールの完成度が未熟であったこと，である。以下，それぞれについて分析していく。...
黒田 一朗, 京 昭倫 映像情報メディア学会誌 63 (9), 1188-1192, 2009
DOI Web Site Web Site 被引用文献1件 参考文献18件
中村 祐一 映像情報メディア学会誌 63 (2), 185-189, 2009
DOI Web Site Web Site 参考文献10件
坂本 幸雄 日経エレクトロニクス = Nikkei electronics : sources of innovation (976) 38-40, 2008-04-21
...UMC社からIPコアのサポートと先端プロセスの提供を受け，広島の300mmウエハー工場で2009年春から日本国内向けに事業を開始する。...
佐藤, 正幸, 中村, 次男, 畠中, 浩行, 冬爪成人, 笠原, 宏, 田中, 照夫 情報処理学会論文誌 48 (2), 868-879, 2007-02-15
...次世代集積回路の規模は数十から数百のIP コアからなると予測されており，IP コアの流通が不可欠となる．しかし，製造元の異なる多種多様なIP コアの仕様を理解して集積化および各IP コアを使用することは非常に困難である．また，ますます高精度化する処理データに対し，柔軟に対応しようとして，単にスケーラブルなアーキテクチャを用意しても，回路やソフトウェアの変更をともなうのでそのIP コアの詳細な仕様を理解...
情報処理学会 Web Site 被引用文献3件 参考文献21件
早川 雅文, 中村 次男, 冬爪 成人, 笠原 宏, 田中 照夫 電気学会論文誌Ｃ（電子・情報・システム部門誌） 127 (6), 867-873, 2007
In large-scale System-LSI/SoC, how to standardize the communication method between diversified cores becomes one of the important problems, and various study reports have been done.<br>We propose a …
DOI Web Site Web Site 被引用文献2件 参考文献3件
吉田, 勝彦, 辻, 洋平, 佐々木, 稔, 岩井, 啓輔, 黒川, 恭一 情報科学技術フォーラム一般講演論文集 5 (1), 161-162, 2006-08-21
情報処理学会 被引用文献1件
中田 恭正, 松井 正貴 日経エレクトロニクス = Nikkei electronics : sources of innovation (893) 108-119, 2005-02-14
...既存のIPコアのインタフェースをOCP準拠に変更する際の設計手法と，試作品のインタフェースの性能について解説する。...
渡辺 浩巳, 茶木 英明 日経エレクトロニクス = Nikkei electronics : sources of innovation (883) 123-133, 2004-09-27
...ルネサス テクノロジが，携帯機器に向けたH．264／MPEG—4 AVC（以下，H．264）の符号化／復号化（コーデック）回路のIPコアの開発に邁進している。機器メーカーは，H．264の映像コンテンツを携帯機器で再生する実行環境に対して強い関心を抱いており，その市場に展開する狙いがある。背景には，H．264を利用する放送サービスが，世界各地で検討されていることがある。...
PDF Web Site 被引用文献2件
中村 次男, 鈴川 敦之, 冬爪 成人, 笠原 宏, 田中 照夫 電気学会論文誌Ｃ（電子・情報・システム部門誌） 124 (4), 995-1003, 2004
As for the next generation of ultra large-scale integrated circuit called system LSI and system in package, the difficulty in designing many large circuit blocks has been pointed out. Therefore, it …
DOI Web Site Web Site 被引用文献3件 参考文献14件
中村 次男, 佐藤 友威, 冬爪 成人, 笠原 宏, 田中 照夫 電気学会論文誌Ｃ（電子・情報・システム部門誌） 124 (5), 1156-1164, 2004
Protection countermeasures for the intellectual property (IP) of adopted cores are an important issue in ultra large-scale integrated circuits called system LSI.<br> In this paper, we propose …
DOI Web Site Web Site 参考文献19件
David Maliniak 日経エレクトロニクス = Nikkei electronics : sources of innovation (807) 164-171, 2001-10-22
...第1回の最後に紹介した，米AXYS Design Automation，Inc．と同じように「IPコアのモデリングとシミュレーションを高い抽象レベルで行おう」と主張するのが，米Cynergy System Design，Inc．のCEO，Prem Jain氏である。同氏は，IPコアのモデルで重要なのはサイクル・レベルの精度ではなく「クロック・レベル」の精度であるという。...
David Maliniak 日経エレクトロニクス = Nikkei electronics : sources of innovation (806) 148-154, 2001-10-08
IP（intellectual property）コアと呼ばれる再利用可能な回路ブロックを使うことで，システムLSIの設計は，スムーズに進むはずだった。チップ・アーキテクチャと回路ブロックを指定しさえすれば，論理・回路設計は完成。あとは，その結果を物理設計者に引き渡せばよいというシナリオである。改めて言うまでもないが，現実のシステムLSI設計は，このシナリオ通りには全く進まない。
日経エレクトロニクス = Nikkei electronics : sources of innovation (769) 144-160, 2000-05-08
...「従来のASICメーカが用意しているIPコアだけでは，必要な機能を持つシステムLSIを設計できない」（ディジタル・セットトップ・ボックスの開発者）…...
日経エレクトロニクス = Nikkei electronics : sources of innovation (767) 154-157, 2000-04-10
機器メーカが所望のIP（intellectual property）コアを自由に購入し，これを集積したチップを製造コストが低いファウンドリ専業のLSIメーカに製造を委託する——。システムLSIのこのような開発形態が，いよいよ現実のものになってきた。
日経エレクトロニクス = Nikkei electronics : sources of innovation (754) 144-158, 1999-10-18
...一つは，FGPAの特徴を生かせる機能をカスタマイズ可能なIPコアを数多く用意することである。もう一つは，ソフトウエア開発言語でFPGA向け設計データを開発できる環境の整備である。...
日経エレクトロニクス = Nikkei electronics : sources of innovation (728) 116-124, 1998-10-19
...たとえば，IPコアの開発やDRAM混載プロセスの開発である。...
日経エレクトロニクス = Nikkei electronics : sources of innovation (725) 35-44, 1998-09-07
...カタログ上のIPコアの豊富さが，「使える」IPコアの多さを示しているわけではないからだ。...
