検索結果を絞り込む

データ種別

研究データ 1 論文 117 博士論文 15

本文・本体へのリンク

本文・本体リンクあり 117

〜

検索結果 117 件

  • 1 / 1

  • 深層学習技術を用いたサイドチャネル攻撃

    林, 俊吾 DAシンポジウム2023論文集 2023 245-245, 2023-08-23

    ...フォールト攻撃は物理攻撃の 1 つであり，デバイスに対して外乱を与えて動作中のシステムに故障を発生させることで秘密情報の漏洩や認証処理のバイパスなどを引き起こす．特にレーザーフォールト攻撃は精密な故障注入が可能であり，末端で運用される機器の脅威となっている．これに対して先行研究においてデジタル回路のみで構成可能なレーザー検知センサが提案されている．本講演では，その 1 つであるリングオシレータを利用...

    情報処理学会

  • MIPIカメラとFPGAを用いたリアルタイムステレオビジョンシステムの構築

    辻本 和暉, 浅海 賢一, 小森 望充 電気関係学会九州支部連合大会講演論文集 2022 (0), 169-169, 2022-09-15

    ...FPGAは書き換え可能なデジタル回路であり、自由なハードウェア構成を可能とするデバイスである。また、カメラ・インターフェースには高速通信規格であるMIPIを利用し、カメラとしてRaspberryPi Camera v2.1を使用する。FPGAの特徴である並列処理を画像処理に応用し、リアルタイム環境認識に役立てる。</p>...

    DOI

  • 宇宙機追跡のための深層学習に基づく超小型衛星姿勢制御

    蕭 嘉奕, 浅海 賢一, 小森 望充 電気関係学会九州支部連合大会講演論文集 2022 (0), 170-170, 2022-09-15

    ...そのため、書き換え可能なデジタル回路であるFPGAの特性を生かして、深層学習を実装した宇宙機追跡システムを実現した。この宇宙機追跡システムは低消費電力かつリアルタイム性を向上させた認識性能を持っている。</p>...

    DOI

  • オープンソース集積回路設計に向けたオープンソースキャラクタライザ

    西澤, 真一, 名倉, 徹 DAシンポジウム2022論文集 2022 77-82, 2022-08-24

    ...セルライブラリキャラクタライザについて報告する．近年オープンソース集積回路設計が活性化している．これらはオープンソース EDA に支えられているが，我々の調査した限りにおいて，オープンソースのキャラクタライザとして有力なものが提案されていない．そこで我々はオープンソースのキャラクタライザを開発する事によってセルライブラリのタイミング特性および電力特性の自動抽出を実現することで，設計者が設計したセルライブラリを利用したデジタル...

    情報処理学会

  • 「量子コンピュータ周辺回路としての低温デジタル回路」

    日高 睦夫 電気学会論文誌．　Ａ 142 (5), 168-168, 2022-05-01

    <p>量子コンピュータは次世代の情報処理技術として期待が高まっており，世界中で開発競争が激化している。量子コンピュータの基本構成要素である量子ビットは，ポテンシャル中に存在する最低エネルギーの二つの量子化準位を実効的な2準位系とみなして演算を行う。量子化された2準</p>

    DOI Web Site

  • 遅延ばらつき評価に向けた交互配置均質リングオシレータ

    有働, 岬, イスラム, マーフズル, 小野寺, 秀俊 DAシンポジウム2021論文集 2021 99-104, 2021-08-25

    ...デジタル回路における MOS トランジスタの特性評価にリングオシレータ回路は有用である．個々のトランジスタの遅延ばらつきを評価するには，インバータを遅延素子として用いた段数の少ないリングオシレータ回路が望ましい．しかし，NAND のような発振制御用の異なる論理ゲートがリング内に含まれる場合や，配線長などに不均質性がある場合，ゲートあたりの正確な特性評価が困難になる．そこで，本稿ではすべての論理ゲート...

    情報処理学会

  • 増幅回路のパラメータ最適化における性能指標の事前予測による探索時間短縮

    山下, 太一, 土谷, 亮, 井上, 敏之, 岸根, 桂路 DAシンポジウム2021論文集 2021 92-98, 2021-08-25

    ...アナログ回路の自動設計はデジタル回路に比べて困難であると考えられている．その理由の一つが考慮すべき性能指標が多く，またそれらには性能要件が定められている点である．ランダムなパラメータの探索ではすべての性能指標が性能要件を満たす確率は低く，ある実験では 0.4% という結果が得られている．性能要件を満たしていないときの回路の特性は探索においてほとんど参考にならない．そこで，性能要件を満たしているかどうかを...

    情報処理学会

  • 脳のシナプスを介さない相互作用によるアナログな調節機構

    毛内 拡 日本物理学会誌 76 (8), 492-497, 2021-08-05

    ...</p><p>これまで，ニューロンのシナプス伝達を介した“デジタル的”な相互作用によって，感覚情報や意識や知覚などの高次機能を説明しようとする試みがなされてきた．一方で，ニューロンのデジタル回路の理解だけでは説明のつかない現象も数多く報告されている．脳を理解するためには，ニューロンの電気的活動の二値的な理解だけでは不十分である．...

    DOI Web Site

  • 量子計算から生まれた組合せ最適化アルゴリズム――古典力学の断熱変化とエルゴード性を利用して解を探索する

    後藤 隼人 日本物理学会誌 75 (2), 83-89, 2020-02-05

    ...量子アニーラ」を商用化したことをきっかけに，組合せ最適化問題に特化した計算機がドメイン指向コンピューティングの新たなターゲットとして注目されている．量子アニーラはイジングモデルの基底状態を求める問題（イジング問題）を解くイジングマシンの一種である．イジングマシンの他の方式としては，光パラメトリック発振器を用いるコヒーレントイジングマシン（CIM）やシミュレーテッドアニーリング（SA）をベースにしたデジタル...

    DOI Web Site

  • アナログCMOSスパイキングニューラルネットワーク集積回路開発への取り組み

    上ノ原 誠二 生産研究 70 (3), 171-174, 2018-05-01

    ...<p>近年，人工ニューラルネットワーク（ANN）専用の集積回路 （IC）チップ開発が活発化している．アナログ回路でANN を実装することで，デジタル回路のそれに比べ低消費電力なIC チップが実現できると言われている．しかしながら，アナログ回路ではトランジスタの製造バラツキの影響を強く受ける．本研究では，バラツキ補償がなくてもリアルタイムオンチップ学習が可能か評価するために，アナログCMOS スパイキングニューラルネットワーク...

    DOI Web Site

  • 3次元積層チップに向けた超薄Si基板上のCMOSのミックスシグナル及びRF特性の研究

    大黒, 達也, Oguro, Tatsuya 2018-03

    ...また、 2GHzの基板ノイズが20dB低減するため、デジタル回路混載に有効であることも分かった。 一方、Si基板が薄いために下部チップの配線とインダクターが干渉しQ値が劣化するが、インダクターと下部チップ間に磁性体のNiFeを10nm 形成することでQ値劣化を抑制できる。これは、NiFeがインダクターで発生した磁場が配線に侵入することを抑制し、エディー電流の発生を防いでいるためである。...

    機関リポジトリ

  • 3次元積層チップに向けた超薄Si基板上のCMOSのミックスシグナル及びRF特性の研究

    大黒 達也, Oguro Tatsuya 2018-03

    ...また、 2GHzの基板ノイズが20dB低減するため、デジタル回路混載に有効であることも分かった。 一方、Si基板が薄いために下部チップの配線とインダクターが干渉しQ値が劣化するが、インダクターと下部チップ間に磁性体のNiFeを10nm 形成することでQ値劣化を抑制できる。これは、NiFeがインダクターで発生した磁場が配線に侵入することを抑制し、エディー電流の発生を防いでいるためである。...

    機関リポジトリ

  • 高精度デジタル型FM変調器の開発とFM同期放送の実現

    惠良 勝治, 山﨑 浩介, 貝嶋 誠, 河野 憲治, 樫尾 朋宏, 岩木 昌三 映像情報メディア学会誌 71 (12), J295-J302, 2017

    ...FM補完放送の開始にあたり従来は困難とされていたFM同期放送の実現を目的として最新のデジタル回路設計技術を用いた高精度のデジタル型のFM変調器を開発した．FM同期放送システムの構築においては実際にフィールドにおいて一般受信機による受信品質特性を検証しながらシステムと変調器の課題を明らかにし，変調器に要求される諸元の改良や機能の追加を行った．2016年8月には萩局-長門局間，10月には山口局（親局）－...

    DOI Web Site 被引用文献1件

  • 0.2Vで動作する冗長構成したインバータアレイによるアナログコンパレータの検討

    神原 健郎, 村井 佑輔, 中司 賢一 電気関係学会九州支部連合大会講演論文集 2016 (0), 235-235, 2016

    ...コンパレータはアナログ回路であるが、その機能を完全なデジタル回路で置き換えることができれば、0.4 V以下の低電圧でも動作させることが可能となる。これまで冗長構成したインバータにコンパレータの検討を行ってきており、Verilog-HDLによる自動化設計により全デジタル回路で実現し、モンテカルロシミュレーションにより動作を確認している。...

    DOI

  • 電圧制御型Ring-Delay Lineを用いた2次デルタシグマA/D変換器

    羅 晳珍, 池辺 将之, 内田 大輔, 横山 紗由里, 佐野 栄一, 木下 康大 映像情報メディア学会技術報告 40.24 (0), 15-18, 2016

    ...TADは，インバータによる偶数段の電圧制御型Ring-Delay Lineの内部状態を下位ビット，周回回数を上位ビットとして出力し，全てをデジタル回路で実現できる。量子化過程が入る積分器を初段とした場合，量子化過程が入るため，高次化しても１次ノイズシェーピング特性が支配的になる。しかしならTADを初段とすると，2次ノイズシェーピング特性を実現できる。シミュレーションにより高次特性を確認した。...

    DOI Web Site

  • 4T-PWMイメージセンサの低電圧・低消費電力化の検討(イメージセンサおよび一般)

    香川 景一郎, 鈴木 裕貴, 張 博, 徐 〓雄, 高澤 大志, 安富 啓太, 川人 祥二 映像情報メディア学会技術報告 38.37 (0), 5-8, 2014

    ...我々はIoTへの応用を狙い,高感度・低ノイズと低電圧・低消費電力を両立するCMOSイメージセンサの実現のために,画素内に浮遊拡散層電位制御容量とカスコードソース接地アンプをもつ4トランジスタ型パルス幅変調読み出し方式画素を開発している.これは,FD電位変化をデジタルパルスの幅として読むため,画素回路の電源電圧を1V程度まで下げることができる.さらに,カラム回路をほぼデジタル回路のみで構成できるため,...

    DOI Web Site

  • 低エネルギー情報ネットワークを目指した超伝導デジタル回路開発

    藤巻 朗 応用物理 82 (7), 566-570, 2013-07-10

    ...<p>磁束量子を利用した超伝導デジタル回路は，ハイエンド情報ネットワーク機器への応用を目指し，高集積化と並行して高エネルギー効率化が推し進められている．半導体回路に対しての優位性を導いているのは，ジョセフソン接合の高速性・低消費電力性とともに，無損失性という超伝導体本来の基本的な特性であった．最近の数年間で超伝導デジタル回路の消費電力は約1/10に低減された．一方メモリでは，磁束量子の保持による記憶...

    DOI Web Site 参考文献18件

  • 高速起動リファレンス回路の評価

    津田 治輝, 清山 浩司 電気関係学会九州支部連合大会講演論文集 2013 (0), 159-159, 2013

    ...CMOSトランジスタの微細化によりデバイスの集積度が向上し，電子機器の高機能化が目覚ましい．回路設計においては,更なる高性能化，高速化を目指したシステムの大規模化にともない，低電力化技術の開発が盛んに行われている．電源の動的制御も省電力を実現する有効な方法の一つとして，デジタル回路を中心に開発が行われている．本研究では，電子機器の省電力を目的としたオンチップ電源回路の開発を行う．本稿では，電源回路を...

    DOI

  • インバータコンパレータによる確率的フラッシュ型ADCの検討

    小林 竜士, 中司 賢一 電気関係学会九州支部連合大会講演論文集 2013 (0), 155-155, 2013

    ...半導体技術の進歩によるプロセスの微細化に伴うトランジスタの性能向上はデジタル回路にその恩恵を与えている。しかし、アナログ回路にとって、微細化に伴うミスマッチやばらつきによる性能低下といったことが問題となっている。...

    DOI

  • TEGチップ上に集積化した磁性薄膜によるLTE帯域内ノイズ抑制効果

    室賀 翔, 樊 鵬, 遠藤 恭, 伊藤 哲夫, 村上 元己, 堀 和明, 高橋 覚, 田中 聡, 東 直也, 永田 真, 山口 正洋 エレクトロニクス実装学術講演大会講演論文集 27 (0), 67-68, 2013

    ...無線機器内のＲＦ部における高速信号伝送の品質の向上を目的として，LTE(Long Term Evolution)級RFトランシーバを想定したTEG(Test Element Group)チップ上に磁性膜を集積化し，LTE信号帯域へ混入する高周波ノイズ抑制効果を示した．高周波ノイズに関しては，TEGチップ内に設計した任意雑音発生回路を用いて，デジタル回路のスイッチングにより生じるノイズを発生した．その...

    DOI

  • 非同期式設計によるFPGA向け低消費電力化手法

    岡部, 忠 組込みシステムシンポジウム2012論文集 2012 210-211, 2012-10-10

    ...ソフトウェアによる逐次処理において演算負荷の軽減や処理の高速化の為に，ハードウェア化によるアクセラレーションが頻繁に用いられる．組込みシステムでは，ハードウェアアクセラレーションとしてデジタル回路を同期式設計向けデバイスである FPGA 上に実装することが多いが，同期式デジタル回路の FPGA 実装に際して電力消費が大きな課題となっている．本稿では，非同期式設計を用いて設計したデジタル回路を FPGA...

    情報処理学会

  • 印刷による無線IDタグの開発状況

    吉田 学 応用物理 80 (6), 479-485, 2011-06-10

    ...<p>フレキシブルエレクトロニクスを利用した商品イメージの代表的なものとして，印刷により作製したRFIDタグがあげられる．RFIDタグには高周波回路・アナログ回路・デジタル回路などのさまざまな要素が含まれており，それぞれを印刷で作製するためには技術的に克服しなければならない課題が多数存在する．しかし，現在の印刷技術および周辺技術の発展，さまざまな新規印刷用材料の出現により，印刷RFIDの商品化は現実味...

    DOI Web Site 参考文献8件

  • 超伝導エレクトロニクスの進展と今後の展望

    蓮尾 信也 応用物理 80 (5), 397-402, 2011-05-10

    ...<p>超伝導現象はエレクトロニクスにおいてもさまざまな分野への応用が可能である．磁気センサや電磁波センサなどの各種高感度センサ，電圧標準，デジタル回路，通信用バンドパスフィルタなどへの応用である．これらがどの程度進んでいるのか，そして今後どのような方向に進展していくのかについて述べる．日本で超伝導エレクトロニクスの研究が本格化したのは1970年代である．超伝導エレクトロニクスがたどってきた簡単な歴史...

    DOI Web Site 参考文献41件

  • LSIシールド用板金のシールド特性基礎評価

    上村 武史 エレクトロニクス実装学術講演大会講演論文集 25 (0), 12-13, 2011

    ...製品開発においては、デジタル回路動作時にLSIやケーブルから発生するノイズが各種アンテナに侵入し受信性能が劣化するといった感度劣化が課題となっており、装置内ノイズ対策技術の開発が重要となってくる。携帯に搭載されているLSI等から放射されるノイズへの対策を考えたとき、有効な対策として「シールド板金」が挙げられる。　...

    DOI

  • 信号品位改善を目的としたPLL回路のノイズ対策

    鍋倉 秀一, 斎藤 耕太, 五十棲 勇介, 三原 恭次 エレクトロニクス実装学術講演大会講演論文集 25 (0), 97-100, 2011

    ...一方、PLL回路の電源ラインに、クロックなどの高次高調波ノイズやDC-DCコンバータなどのスイッチングノイズが流入することで、PLL回路の周波数安定度が低下し、そのクロックを用いているデジタル回路の信号品位が劣化する問題が発生している。 本稿では、PLL回路の電源ラインのノイズに起因して発生する信号品位の劣化について、その発生メカニズムと改善策を検討したので報告する。...

    DOI

  • EBG構造の阻止帯域広帯域化に関する一考察

    須藤 俊夫, 野瀬 正秀, 酒井 まゆみ, 吉澤 智大 エレクトロニクス実装学術講演大会講演論文集 25 (0), 393-394, 2011

    ...小型電子機器などに使われるCMOS集積回路では、高速で動作するデジタル回路で起こる同時スイッチングノイズが大きな問題となっている。本研究では、プレーナ型EBG構造をもつプリント基板を使ったSSNやEMIの低減方法について検討した。...

    DOI

  • アンテナ経由の機器内電磁干渉問題に対応した設計手法の提案

    前川 智哉, 岩城 秀樹, 山田 徹, 小川 晃一 エレクトロニクス実装学術講演大会講演論文集 24 (0), 144-145, 2010

    ...近年，デジタル回路で発生したノイズが機器自身のアンテナを経由して受信回路に混入し，受信感度が劣化する自家中毒問題が増加している。　本問題を解決するためには，設計の初期段階でノイズ源となる部品の配置やアンテナ構造の違いによる受信感度への影響を定量化する設計手法の開発が必要となる。　我々は，アンテナとノイズ源個々の磁界分布に着目し，両者の磁界分布の相関から受信感度を定量化する設計手法を提案した。...

    DOI

  • シングルスロープ型列並列A/D変換方式の低消費電力化回路検討(固体撮像技術)

    宇野 正幸 映像情報メディア学会技術報告 34.16 (0), 47-50, 2010

    ...CMOSイメージセンサの多画素化、高分解能化、高フレームレート化は、シングルスロープ型列A/D変換方式のクロック周波数高速化を要求し、デジタル回路部の消費電力増大を引き起こす。本論文ではデジタル部の消費電力削減のため、カウンタデータの小振幅化か可能なダイナミック比較器構成のラッチ回路およびプシュプル型CMOS反転増幅器を利用した低消費電力センスアンプ回路を提案している。...

    DOI Web Site 参考文献6件

  • EBG構造の阻止帯域広帯域化に関する一考察

    野瀬 正秀, 須藤 俊夫 エレクトロニクス実装学術講演大会講演論文集 24 (0), 296-297, 2010

    ...小型電子機器などに使われるCMOS集積回路では、高速で動作するデジタル回路で起こる同時スイッチングノイズが大きな問題となっている。本研究では、プレーナ型EBG構造をもつプリント基板を使ったSSNやEMIの低減方法について検討した。...

    DOI

  • スタンダードセルベースCMOSデジタル回路の電源雑音解析手法

    松野哲郎, 小坂大輔, 永田真 平成21年度情報処理学会関西支部支部大会講演論文集 2009 2009-09-29

    ...現在のLSIはシステム全体をワンチップ化したSoC (System on a chip)が主流となっており，設計段階での高精度な性能評価や電源雑音予測が求められている．本研究ではCMOSデジタル回路の動作を容量充電過程に置換する電源雑音解析手法について述べる．...

    情報処理学会

  • 最新RF回路技術動向(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

    田中 聡 映像情報メディア学会技術報告 33.39 (0), 117-122, 2009

    ...CMOS微細化に伴い従来独立したICとして存在していたトランシーバIC、チューナICがSOCに集積化され始めており、特に近年その傾向が著しい.これに伴い従来アナログ回路のみで構成されてきたRF回路にも積極的にデジタル回路を適用する事例が増えてきている.デジタル発振器(DCO)技術やキャリブレーション技術はその代表的な例と言える.本稿ではRF回路のデジタル化の過程を、RF回路のCMOS化と、微細CMOS...

    DOI Web Site 参考文献31件

  • AD変換原理とCMOS回路技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

    岩田 穆 映像情報メディア学会技術報告 33.39 (0), 93-98, 2009

    ...24ビットの広い性能領域が実現されている.現在,情報,通信,センシング,制御など,あらゆるシステムに不可欠なものとなっている.AD変換技術の開発はデバイススケーリングとシステムデジタル化の進展と一体になって進んできた.CMOSの時代になって,高い変換性能を低電力,小面積で効率的に実現し,大規模模デジタルチップへ搭載することが最大の課題となっている.各AD変換方式が,純アナログ回路の限界を破り,高速デジタル...

    DOI Web Site 参考文献17件

  • オンチップノイズモニタ技術とLSIの電源インテグリティ評価

    永田 真 エレクトロニクス実装学術講演大会講演論文集 23 (0), 11-12, 2009

    ...デジタル回路内部に埋め込み可能な小型の雑音検出回路について紹介するとともに、プロセッサ・チップにおける回路動作時のチップ内ダイナミック雑音や、プリント基板に実装されたデジタルLSIチップにおける電磁環境両立性など、LSIの電源インテグリティ評価の実例を紹介する。...

    DOI

  • TLP同期印加系によるイミュニティ解析

    塚越 常雄, 渡辺 毅, 中家 利幸, 松井 信近 エレクトロニクス実装学術講演大会講演論文集 23 (0), 146-147, 2009

    ...本発表では、試験するデジタル回路の動作に同期して電源系にTLP(Transmission Line Pulse)を印加可能な系を実現することにより、ある特定のタイミングで発生する誤動作を再現できるようになり、ESDガンに比べ、飛躍的にイミュニティ解析が容易になったことを報告する。...

    DOI

  • 90nm CMOSによるFMCW方式レーダー送受信ICの開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

    三友 敏也, 小野 直子, 星野 洋昭, 吉原 義昭, 渡辺 理, 瀬戸 一郎 映像情報メディア学会技術報告 33.39 (0), 123-128, 2009

    ...試作ICでは、CMOSプロセスで高精度なFMCWレーダーを実現するために、FMCW信号生成にPLLを用い、その周波数基準信号に簡易なデジタル回路で生成可能な信号を用いている。試作ICの出力FMCW信号の精度・測距性能の評価結果より、CMOSプロセスを用いた送受信ICとして初めてFMCWレーダーの基本性能を満たすことを確認した。...

    DOI Web Site 参考文献6件

  • 顕微質量分析装置の開発

    小河 潔, 出水 秀明, 古橋 治, 原田 高宏, 竹下 建悟, 吉田 佳一, 瀬藤 光利 日本プロテオーム学会大会要旨集 2007 (0), 50-50, 2007

    ...DITでは、イオンをトラップするための高周波高電圧駆動波形を、デジタル回路技術を用いて正確に、また自在に周波数制御することで、イオンを自在に制御することができ、高プリカーサ分離能や高い解離効率が得られる。 この装置を、実生体試料に適用した。試料は、ラットの脳組織切片を用い、トリプシン消化した後マトリクス（DHB）をスプレーし、直接質量分析による測定を行った。...

    DOI

  • Ｇｕｅｓｔ　Ｐａｐｅｒ：クロック不要の非同期型LSI　設計を容易にする開発環境を構築

    Arjan Bink, Richard York 日経エレクトロニクス = Nikkei electronics : sources of innovation (934) 137-146, 2006-09-11

    ...Philips　Electoronics社の事業部門であるHandshake　SolutionsとARM社は，クロック信号を使わない非同期型デジタル回路技術に基づく32ビットCPUコア「ARM996HS」を共同で開発した。演算の実行に必要な回路だけが主に電力を消費する非同期型デジタル回路は，クロック信号を用いる同期型デジタル回路に比べて消費電力を大幅に低減できるといった特徴を持つ。...

    PDF Web Site

  • Ｇｕｅｓｔ　Ｐａｐｅｒ：携帯電話機のRF回路とデジタル回路　CMOS技術で1チップに集積

    Markus Hammes, Andre Hanke 日経エレクトロニクス = Nikkei electronics : sources of innovation (898) 101-108, 2005-04-25

    ドイツInfineon　Technologies　AGが，携帯電話機の送受信機能の大半を統合したLSIを開発した。実装面積や部材コストの削減を目的に，無線（RF）回路とベースバンド処理回路をCMOS技術で1チップに集積したものである。CMOS技術の微細化が進み，トランジスタの遮断周波数（fT）や最大発振周波数（fMAX）が数十GHzに到達したことが実現を後押しした。

    PDF Web Site

  • 携帯型ＩＰ電話の実装設計におけるフロントローディング設計手法

    中岡 邦夫, 堺 宏明, 小林 孝 エレクトロニクス実装学術講演大会講演論文集 18 (0), 137-138, 2004

    設計自由度の高い設計上流段階で適切な仕様を作りこむフロントローディング設計手法の事例として知識データベースを用いたルールベース設計と表計算シートを用いた簡易解析手法を適用した携帯型ＩＰ電話試作機の実装設計について報告する。

    DOI

  • Ｌｅａｄｉｎｇ　Ｔｒｅｎｄｓ：アナログ設計の自動化　デジタルに追い付き追い越す

    日経エレクトロニクス = Nikkei electronics : sources of innovation (852) 71-82, 2003-07-21

    ...アナログ回路をデジタル回路設計者が設計する，ひいては機器設計者までも——。C言語設計をきっかけにデジタル回路の世界でまず起こった「ハードウエアのソフトウエア化」が，アナログ回路でも現実のものとなる日はそう遠くなさそうだ。「アナログ回路は特殊な部品」という領域が，ドンドンとなくなりつつある。　すでにその兆候は見え始めている。...

    PDF Web Site

  • 超伝導デジタルエレクトロニクスの新展開

    早川 尚夫 応用物理 72 (1), 3-12, 2003-01-10

    ...<p>単一磁束量子を情報担体とする超伝導デジタル回路は，超低消費電力，クロック周波数100GHz以上で動作する新しいデジタル・システムの実現の可能性があり，注目されている．最近，この単一磁束量子回路（SFQ）の研究において，大規模回路を動作させるための設計技術が進展し，数千接合からなる回路がクロック周波数，数十GHzで動き始めている．本稿では，単一磁束回路技術の現状とその特徴である高スループット性を...

    DOI Web Site 参考文献41件

  • 時間分解分光反応画像解析装置の開発

    中川 達央, 長村 俊彦, 柄谷 肇, 松村 竹子 分析化学 52 (2), 139-145, 2003

    ...顕微鏡下における生理現象や化学反応の時空間変化を定量的に解析することを目的として，デジタル化高感度CCDと分光フィルターを使った高速時間分解分光反応画像解析システムを開発した．最大10枚のフィルターが装着可能な高速フィルター回転器を本システム専用に設計し，CCD検出器には冷却機構を装備した科学計測用の高感度CCDを使用した．ビニング動作によって更に検出感度を高めると同時にデジタル回路の構成や制御プログラム...

    DOI Web Site Web Site 被引用文献1件 参考文献21件

  • 標準と超伝導

    桐生 昭吾, 東海林 彰, 吉田 春雄 応用物理 71 (1), 36-41, 2002

    ...超伝導は,計測標準分野では不可欠な技術となっている.近年,新しいジョセフソン接合作製技術, SFQデジタル回路の研究の進展により,プログラマブル電圧標準素子,ジョセフソンD/A変換器という新しい世代の電圧標準素子の研究開発が盛んになってきた.これらの素子を利用することにより,これまでの素子よりも使いやすく,コンパクトな電圧標準システムを構成できる可能性がある.本解説では,プログラマブル電圧標準素子の...

    DOI 被引用文献1件

  • CMOSのRF応用

    松澤 昭 応用物理 71 (3), 318-322, 2002

    ...CMOSは,アナログ・RF回路と大規模デジタル回路が同一チップ上に混載が可能で, RFシステムLSIの低コスト化が図れるものと期待されてきたが,長い間,大学を中心とする研究機関の研究テーマにとどまっていた.しかしながら,ようやく最近になってBluetoothなどの近距離RFネットワークから実用化され始めようとしている.本稿では, CMOSの基本的RF特性とその課題,低雑音増幅器と電圧制御発振器を例にとって...

    DOI

  • 2P2-G02 高性能デジタルビジョンチップの開発

    小室 孝, 鏡 慎吾, 石川 正俊 ロボティクス・メカトロニクス講演会講演概要集 2002 (0), 114-, 2002

    ...先に開発したビジョンチップはデジタル回路によるプログラマブルな処理要素を採用することで汎用用途を謳っていたが, ロボットビジョンに必要な一連の処理を行うにはまだ機能が不足していた。そこで今回アーキテクチャを改良し, より高性能なビジョンチップを開発したので報告する。...

    DOI Web Site

  • 大規模論理回路における基板雑音発生と電源寄生素子の効果

    永田 真, 大本 貴文, 村坂 佳隆, 森江 隆, 岩田 穆 映像情報メディア学会技術報告 25.54 (0), 9-14, 2001

    ...0.25-μm, 2.5-V CMOS技術を用いて活性化率制御雑音源およびアレイ型高線形基板電位検出回路を設計・試作し、論理配置密度/活性化率を制御した基板雑音測定を実現し、大規模CMOSデジタル回路における基板/電源雑音の発生過程と電源/グラウンド配線寄生素子の効果を明らかにした。電源/グラウンド配線に空間分布する寄生インピーダンスにより雑音発生に局所性が生じる。...

    DOI Web Site 参考文献4件

  • アナ・デジ混載LSI技術

    松澤 昭 映像情報メディア学会技術報告 25.54 (0), 31-38, 2001

    ...更にアナ・デジ混載LSIはアナログ回路とデジタル回路を同時に最適化することが必要なため、SPICEとアナ・デジ混在機能記述による混在シミュレーションが必須であることを指摘した。また、EMIやノイズ解析の必要性を示した。最後にトランジスタと受動素子の特性抽出と設計への反映、これらパラメータの管理の必要性を訴えた。...

    DOI Web Site 参考文献5件

  • 圧電素子を用いたクロック整形回路

    三谷 貴彦, 仁田 周一, 武藤 篤生 映像情報メディア学会技術報告 24.24 (0), 1-6, 2000

    ...機器の複雑化によって負荷画大きくなり多岐にわたって分配されるクロックパルスは歪みや振動を含み、デジタル回路誤作動の原因になっている。このことからクロックパルスの歪みを除去し、規定のパルスを供給するフィルタの需要が高まっており、研究成果も報告されている。しかしこれらの方法は回路が複雑でありコスト高になっている。そこで本研究では圧電素子の周波数選択性に注目して、これを用いたフィルタを提案する。...

    DOI Web Site 参考文献3件

  • CMOSデジタル回路の基板雑音定量評価と低雑音化レイアウト指針

    永田 真, 永井 仁, 森江 隆, 岩田 穆 映像情報メディア学会技術報告 24.52 (0), 1-7, 2000

    基板雑音を100ps-100μV分解能で定量的に評価した。デジタルブロックの活性化率に雑音振幅は比例し、その低減は直接的で普遍的に基板雑音抑圧効果を示す。一方、雑音発生側でのKelvinグラウンド適用と雑音敏感な回路近傍でのガードバンド接地の併用により基板雑音振幅の75%程度を減衰できるが、その効果はリンギングなど低い周波数成分に限られることがわかった。

    DOI Web Site 参考文献8件

  • CMOSデジタル回路における基板雑音の伝搬特性解析と実測評価

    村坂 佳隆, 永田 真, 森江 隆, 岩田 穆 映像情報メディア学会技術報告 24.52 (0), 9-14, 2000

    高性能AD混載LSIの設計には、論理回路のスイッチング動作時に発生する基板雑音のシリコン基板中の伝搬特性の解析が不可欠である。本報告では、基板雑音評価チップに搭載したCMOS論理回路雑音源の等価回路と、チップ内のグラウンド配線を含むF行列基板等価回路モデルを用いて、基板雑音の発生および伝搬解析をおこなった。同チップの基板雑音の実測結果と解析結果を比較し、両者の基板雑音波形および理論回路からの距離…

    DOI Web Site 参考文献5件

  • 1GHzまでの磁界中におかれた平板への周囲電磁界分布の影響

    堀田 幸雄, 菅 維周, 仁田 周一 映像情報メディア学会技術報告 23.24 (0), 87-93, 1999

    ...電子機器のデジタル化が進み、アナログ回路とデジタル回路が高密度に実装されるだけでなく、取り扱う周波数は高周波化し、コンピュータ機器に直接RF回路が接続され、通信に利用される時代になってきた。このような環境にあって、電子機器のイントラシステム干渉(装置内の相互干渉)の問題はますます深刻になりつつある。...

    DOI Web Site 参考文献2件

  • デジタル回路（論理回路）学習CAIコースウェアの開発

    雫石 和志, 狩原 雅裕, 志田 寛, 佐藤 信安 岩手大学教育学部附属教育実践研究指導センター研究紀要 7 147-160, 1997-03

    本研究は，中学校技術科電気領域における論理回路学習を効果的に行うために，シミュレータによる回路の設計製作実習をとりいれたCAIコースウェアを開発した。このコースウェアを中学校3年生4クラスで実施し，アンケート調査とあわせて学習者の認知的領域，情意的領域を調査・分析した結果をまとめている。この結果に基づき，本CAIコースウェアの教育効果，有効性について，また，改善すべき課題について検討している。

    DOI 機関リポジトリ

  • 微細化の進むアルミニウム単電子デバイス技術

    蔡 兆申, 中村 泰信, 陳 啓東 応用物理 66 (2), 141-145, 1997

    ...この素子の動作温度は微細加工技術の進展により大きな向上を見せている,われわれは電子ビームリソグラフィにより20nmの島を有ずるアルミニウム単電子デバイスを作った.この素子で,他には類を見ない理想的なゲート変調を高い温度で観測し,その電荷計としての動作を100K以上の渥度まで確認した.また電気化学的微細加工法(ACME法)を開発し,アルミニウム素子の動作温度を,最高で約10倍にすることが簡便にでぎた.デジタル...

    DOI

  • バイナリニューロンのハードウェア化

    山下, 博司, 黒川, 恭一, 古賀, 義亮 全国大会講演論文集 第47回 (人工知能及び認知科学), 229-230, 1993-09-27

    ...この特徴を活かすためには,そのハードウェア化が必要である.現在までのところアナログ回路による方法,光・アナログ回路による方法,デジタル回路による方法等,各種の方法によってハード化が試みられている.一方我々は,バイナリニューロンによる相互結合型ニューラルネットワークの構成法として、ローカルアービタを利用したバス結合方式による構成法を提案している.本報告においては、このニューラルネットワークのデジタル回路...

    情報処理学会

  • 事例ベース推論における構造写像エンジンの利用

    森下, 太朗, 椿, 和弘, 山路, 孝浩 全国大会講演論文集 第42回 (人工知能及び認知科学), 261-262, 1991-02-25

    ...本報告では、CBRにおける部分マッチングの手法の1つとして構造写像エンジン([2])を利用することを提案し、簡単なデジタル回路設計問題において構造写像エンジンの利用を検討した結果について述べる。...

    情報処理学会

  • 銅ペーストを使用したＥＭＩ対策プリント配線板

    藪崎 素弘, 加藤 俊治, 津永 正行, 石井 正人 サーキットテクノロジ 5 (1), 11-16, 1990

    ...この方法は, 配線板上に数十μmの絶縁層を形成し, その上に銅ペースト層を形成する構造となっており, 配線容量が増加するため, デジタル回路においては, パルス波形がなまることにより放射ノイズが低減することが確認されている。銅ペーストを塗布した配線板において, 絶縁層の比誘電率および膜厚を変化させ, 基板特性およびパルス波を印加した場合の放射ノイズについて測定を行った。...

    DOI Web Site

  • ハードウェア設計環境COMET

    渋谷, 利行, 進藤, 達也, 河村, 薫 全国大会講演論文集 第37回 (デザインオートメーションおよびコンピュータグラフィクス), 1733-1734, 1988-09-12

    ...数万～十万ゲート級のカスタムLSIが実用化されている.このような大規模なLSIを正しく短期間に設計するには,組織的な設計手法が重要となる.本稿では,同期型デジタル回路を対象としたトップダウンな設計手法を提案し,これを支援するための設計環境COMETについて述べる. COMETは,ハードウェア記述言語と,そのシミュレータで構成されている....

    情報処理学会

  • 1 / 1
ページトップへ