検索結果 16 件

橋本 洸, 佐藤 大祐, 辻田 哲平, 安孫子 聡子 ロボティクス・メカトロニクス講演会講演概要集 2022 (0), 1P1-D07-, 2022

<p>The goal of this research is to realize a robot development framework to prevent the abuse of robots using open source software. A basic framework has been proposed by demonstrating that program …

DOI Web Site

ADHI Boma A., KASHIMATA Tomoya, TAKAHASHI Ken, KIMURA Keiji, KASAHARA Hironori IEICE Transactions on Electronics E103.C (3), 85-97, 2020-03-01

...The compiled binaries then are run on Renesas RP2, an 8 cores SH-4A processor, and a custom 8-core Altera Nios II system on Altera Arria 10 FPGA....

DOI Web Site 参考文献15件

Huang Wen-You, Ho Chian C. 革新的コンピューティング・情報・制御に関する速報 －　B：応用 07 (06), 1323-, 2016

DOI

Dang Tuan Linh, 星野 孝総 日本知能情報ファジィ学会 ファジィ システム シンポジウム 講演論文集 31 (0), 568-573, 2015

本稿では速度制御を考慮した粒子群最適化によるニューラルネットワークの学習を提案し，学習されたニューラルネットワーク(NN-PSOCV)のFPGA実装について述べる．まず，ハードウェア記述言語であるSystem Verilogを用いたNN-PSOCVのFPGA実装方法について述べ，実験結果より正常に動作することと通常の粒子群最適化を用いた学習(NN-PSO)と比較して良好な結果であることを示す．ニ…

DOI Web Site

Kavya G., ThulasiBai V. IEICE Electronics Express 11 (6), 20140097-20140097, 2014

...Instead of implementing the application on a single processor or FPGA solution, it is implemented using NIOS II (Altera IP core) based multi core architecture....

DOI Web Site 被引用文献2件 参考文献5件

古谷拓之, 北道淳司 第75回全国大会講演論文集 2013 (1), 237-238, 2013-03-06

...IIプロセッサを採用し,システム構成から ソフトウェア開発までを可能にし,デバイス依存部分を設計者が構築した様々なシステム構成に対応するため,容易にパラメータ 変更が可能なデバイス依存部分を設計し,開発を行った....

情報処理学会

Kentaro Sano, Yoshiaki Kono ACM SIGARCH Computer Architecture News 40 (5), 4-9, 2012-03-25

...II soft processor on the FPGA and Intel Core i7 processor operating at 2.93 GHz, respectively....

DOI Web Site 参考文献9件

Schäck Christian, Hoffmann Rolf, Heenes Wolfgang International Journal of Networking and Computing 1 (1), 2-20, 2011

...Simulating one lane with a density of 10% on an FPGA multiprocessor system resulted in a speed-up (measured in clock ticks) of 14.75 for a system with 16 NIOS II processors....

DOI 参考文献16件

Schäck Christian, Hoffmann Rolf, Heenes Wolfgang International Journal of Networking and Computing 1 (2), 191-210, 2011

...The designed and implemented architectures mainly consist of a set of processors (NIOS II) and a network....

DOI Web Site Web Site 参考文献9件

Isaac TS Li, Warren Shum, Kevin Truong BMC Bioinformatics 8 (1), 2007-06-07

...These modifications dramatically accelerated the algorithm's computation time by up to 160 folds compared to a pure software implementation running on the same FPGA with an Altera Nios II softprocessor...

DOI PDF 被引用文献1件

外舘 良衛, 中島 健次, 近 桂一郎 日本物理学会講演概要集 58.1.3 (0), 456-, 2003

DOI

外舘 良衛 日本物理学会講演概要集 55.2.3 (0), 423-, 2000

DOI

G. G. Wepfer, G. T. Surratt, R. S. Weidman, A. B. Kunz Physical Review B 21 (6), 2596-2601, 1980-03-15

DOI Web Site Web Site 被引用文献1件

G. Dhalenne, A. Revcolevschi, C. Monty Physica Status Solidi (a) 56 (2), 623-636, 1979-12-16

DOI Web Site Web Site 被引用文献1件

Safee Chaudhri, Yoshiya Kera, Kozo Hirota Bulletin of the Chemical Society of Japan 45 (11), 3301-3306, 1972-11-01

...The samples were prepared at 350, 600, and 850°C; they are denoted as NiO-I, NiO-II, and NiO-III respectively....

DOI PDF 参考文献13件

Yamada Takemi, Saito Shozo, Shimomura Yasumitsu Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｐｈｙｓｉｃａｌ　Ｓｏｃｉｅｔｙ　ｏｆ　Ｊａｐａｎ 21 (4), 672-680, 1966

The so-called p-band patterns, <I>i. e.</I>, fine lamellar patterns observable within a single T-domain of NiO under a polarizing microscope, have been confirmed, with the use of X-ray techniques, …

DOI Web Site BIBCODE 被引用文献11件 参考文献11件