比例遅延変動モデルに基づく非同期式論理完了信号に関する一考察

• 高村, 明裕

• 上野, 洋一郎

• 南谷, 崇

書誌事項

タイトル別名

• Notes on completion signal generation of asynchronous logic circuits based on the Scalable-Delay-Insensitive model

収録刊行物

• 全国大会講演論文集

  全国大会講演論文集 第56回 (アーキテクチャ), 133-134, 1998-03-17

詳細情報

• CRID: 1050574047093582720
• NII論文ID: 110002891944
• NII書誌ID: AN00349328
• Web Site: http://id.nii.ac.jp/1001/00133328/
• 本文言語コード: ja
• 資料種別: conference paper
• データソース種別:
  • IRDB
  • CiNii Articles