トランザクショナルメモリにおける並列実行トランザクション数動的制御法の提案とその評価

• 武田 進

• 島崎 慶太

• 井上 弘士

書誌事項

タイトル別名

• トランザクショナル メモリ ニ オケル ヘイレツ ジッコウ トランザクションスウ ドウテキ セイギョホウ ノ テイアン ト ソノ ヒョウカ
• Adaptive management of parallelism on transactional memories
• 計算機アーキテクチャ
• ケイサンキ アーキテクチャ

収録刊行物

• 情報処理学会研究報告 = IPSJ SIG technical reports

  情報処理学会研究報告 = IPSJ SIG technical reports 2008 (39), 81-86, 2008-05

  東京 : 情報処理学会

キーワード

• トランザクショナルメモリ
• チップマルチプロセッサ
• Transactional Memory
• Chip Multiprocessor

詳細情報

• CRID: 1520290884501559296
• NII論文ID: 110006793682
• NII書誌ID: AN10539294
• ISSN: 09196072
• NDL書誌ID: 9524731
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9524731
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZM13(科学技術--科学技術一般--データ処理・計算機)
• データソース種別:
  • NDL
  • CiNii Articles