センサ端末上でのニューラルネットワーク処理ハードウェア構成
この論文をさがす
抄録
本稿では、センサ端末上で時系列センサデータをニューラルネットワーク処理するためのハードウェア構成を議論する。提案構成は、プロセッサとプログラマブルロジックとの間のデータ移動を低減することに着目したものである。提案ハードウェア構成をFPGAに実装し、1ミリ秒以下の処理時間で、数ワット程度の消費電力のデバイスを用いて時系列センサデータを処理できることを示した。
収録刊行物
-
- 第82回全国大会講演論文集
-
第82回全国大会講演論文集 2020 (1), 5-6, 2020-02-20
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1050574047122840832
-
- NII論文ID
- 170000182032
-
- NII書誌ID
- AN00349328
-
- Web Site
- http://id.nii.ac.jp/1001/00204867/
-
- 本文言語コード
- ja
-
- 資料種別
- conference paper
-
- データソース種別
-
- IRDB
- CiNii Articles