実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する
著者
書誌事項
実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する
(Design wave books)
CQ出版, 2001.11
- タイトル別名
-
Verilog‐HDL論理回路設計 : 実習
- タイトル読み
-
ジッシュウ Verilog HDL ロンリ カイロ セッケイ : EDA ツール オ ツカッテ FPGA ニ カイロ オ ジッソウ スル
大学図書館所蔵 件 / 全40件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
付属資料: CD-ROM (1枚 ; 12cm)
参考文献・設計ツール関連URL: p270
内容説明・目次
内容説明
C言語と似た文法で習得しやすく広く普及しているハードウェア記述言語がVerilog‐HDL。本書はVerilog‐HDLを使用したハードウェア設計について、(1)記述方法の基礎(2)設計対象のモデリング(3)シミュレータによる設計検証(4)論理合成からFPGAを利用した実装までを、実際のハードウェア設計を行いながらFPGAに実装する立場で解説したものである。付属のCD‐ROMには収納した各種設計ツールの使い方も紹介している。
目次
- 第1章 Verilog‐HDLの文法入門と基本論理機能の記述
- 第2章 フリップフロップと応用回路の記述
- 第3章 Verilog‐HDLで複雑なシステムを表記するとき
- 第4章 Verilog‐HDLによる順序回路の記述
- 第5章 Siols3によるVerilog‐HDLシミュレーション
- 第6章 FPGAの論理合成・配置配線と実装テスト
- 第7章 Verilog‐HDL記述における注意点とノウハウ
- 第8章 本格的な応用回路の記述と実装
「BOOKデータベース」 より