実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する
著者
書誌事項
実習Verilog‐HDL論理回路設計 : EDAツールを使ってFPGAに回路を実装する
（Design wave books）
CQ出版, 2001.11
- タイトル別名
-
Verilog‐HDL論理回路設計 : 実習
- タイトル読み
-
ジッシュウ Verilog HDL ロンリ カイロ セッケイ : EDA ツール オ ツカッテ FPGA ニ カイロ オ ジッソウ スル
大学図書館所蔵 全40件
この図書・雑誌をさがす
注記
付属資料: CD-ROM (1枚 ; 12cm)
参考文献・設計ツール関連URL: p270
内容説明・目次
内容説明
Ｃ言語と似た文法で習得しやすく広く普及しているハードウェア記述言語がＶｅｒｉｌｏｇ‐ＨＤＬ。本書はＶｅｒｉｌｏｇ‐ＨＤＬを使用したハードウェア設計について、（１）記述方法の基礎（２）設計対象のモデリング（３）シミュレータによる設計検証（４）論理合成からＦＰＧＡを利用した実装までを、実際のハードウェア設計を行いながらＦＰＧＡに実装する立場で解説したものである。付属のＣＤ‐ＲＯＭには収納した各種設計ツールの使い方も紹介している。
目次
- 第１章 Ｖｅｒｉｌｏｇ‐ＨＤＬの文法入門と基本論理機能の記述
- 第２章 フリップフロップと応用回路の記述
- 第３章 Ｖｅｒｉｌｏｇ‐ＨＤＬで複雑なシステムを表記するとき
- 第４章 Ｖｅｒｉｌｏｇ‐ＨＤＬによる順序回路の記述
- 第５章 Ｓｉｏｌｓ３によるＶｅｒｉｌｏｇ‐ＨＤＬシミュレーション
- 第６章 ＦＰＧＡの論理合成・配置配線と実装テスト
- 第７章 Ｖｅｒｉｌｏｇ‐ＨＤＬ記述における注意点とノウハウ
- 第８章 本格的な応用回路の記述と実装
「BOOKデータベース」 より