HDL設計練習帳 : Verilog‐HDLとAHDLによる動くディジタル・システムの構築
著者
書誌事項
HDL設計練習帳 : Verilog‐HDLとAHDLによる動くディジタル・システムの構築
(Transistor gijutsu special)
CQ出版, 2002.5
- タイトル読み
-
HDL セッケイ レンシュウチョウ : Verilog HDL ト AHDL ニヨル ウゴク ディジタル システム ノ コウチク
大学図書館所蔵 全46件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
この図書・雑誌をさがす
注記
付属資料: CD-ROM (1枚 ; 12cm)
参考図書・文献: p200-203
内容説明・目次
内容説明
本書はHDLの文法書ではありません。現実のフィールドでの設計能力の習得を目指しています。その方法論として、技術解説とともに、例題や課題を解いていくうちに、自然に必要なことがらが身に付くように考えられています。実際の設計ツールとしてMAX+plus2を用意しましたが、Verilog‐HDLやVHDLのソース・テキストのままほかのデザイン・ツール類に渡すこともできるので、どのICにでも設計した回路を実装できます。
目次
- 第1章 基本論理と論理回路を表現する方法(論理の表現法;論理機能の表現 ほか)
- 第2章 いろいろな組み合わせ論理回路の実現(Dataを選択する回路—Selector;Dataから信号状態を作成する回路—Decoder ほか)
- 第3章 Flipflopと同期式論理回路(Flipflopの原理を理解する;Flipflopの機能拡張 ほか)
- 第4章 RegisterやMemoryを含む回路の実現(Registerの定義と使い方;直列Data ほか)
- 第5章 Interface回路とState machine(状態とそれを表す方法;外部とのDataのやりとりと制御 ほか)
「BOOKデータベース」 より