ASIC and FPGA verification : a guide to component modeling
著者
書誌事項
ASIC and FPGA verification : a guide to component modeling
(The Morgan Kaufmann series in systems on silicon / Peter J. Ashenden, Wayne Wolf, series editors)
Elsevier/Morgan Kaufmann, c2005
- : pbk
- : hdk
- タイトル別名
-
ASIC & FPGA verification
大学図書館所蔵 全6件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
注記
Includes index
内容説明・目次
内容説明
Richard Munden demonstrates how to create and use simulation models for verifying ASIC and FPGA designs and board-level designs that use off-the-shelf digital components. Based on the VHDL/VITAL standard, these models include timing constraints and propagation delays that are required for accurate verification of today's digital designs.
ASIC and FPGA Verification: A Guide to Component Modeling expertly illustrates how ASICs and FPGAs can be verified in the larger context of a board or a system. It is a valuable resource for any designer who simulates multi-chip digital designs.
目次
- 1.Introduction to Board-Level Verification
- 2.Tour of a simple model
- 3.VHDL packages for component models
- 4.Introduction to SDF
- 5.Anatomy of a VITAL Model
- 6.Modeling Delays
- 7.VITAL truth tables
- 8.Modeling timing constraints
- 9.Modeling registered devices
- 10.Conditional delays and timing constraints
- 11.Negative timing constraints
- 12.Timing Files and Backannotation
- 13.Adding Timing to Your RTL Code
- 14.Modeling Memories
- 15.Considerations for Component Modeling
- 16.Modeling Component Centric Features
- 17.Testbenches for Component Models
「Nielsen BookData」 より