SystemVerilogアサーション・ハンドブック
著者
書誌事項
SystemVerilogアサーション・ハンドブック
丸善, 2006.1
- タイトル別名
-
System Verilog assertions handbook : for formal and dynamic verification
SystemVerilogアサーションハンドブック
- タイトル読み
-
System Verilog アサーション ハンドブック
大学図書館所蔵 全36件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
この図書・雑誌をさがす
注記
「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊
その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭
内容説明・目次
内容説明
SystemVerilogでは、Verilog HDLが大幅に機能強化されている。特に検証面で、テストベンチ構文とアサーション構文が追加されたことが大きい。本書は、その中でも通称SVA(SystemVerilogAssertion)と呼ばれるアサーション構文に焦点をあて、アサーション・ハンドブックとして書かれている。多くの記述例を用い設計/検証者に親しみやすい構成をとっているので、SVAを用いてアサーション活用を始めるための絶好の書籍である。
目次
- 第1章 検証メソドロジにおけるSYSTEMVERILOGアサーションの役割
- 第2章 プロパティとアサーションの概要
- 第3章 プロパティについて
- 第4章 シーケンスについて
- 第5章 プロパティとシーケンスの高度な話題
- 第6章 設計プロセスでのSystemVerilogアサーション
- 第7章 アサーションを使用したフォーマル検証
- 第8章 SystemVerilogアサーション・ガイドライン
- 第9章 SystemVerilogアサーション辞書
「BOOKデータベース」 より