System-on-chip test architectures : nanometer design for testability
著者
書誌事項
System-on-chip test architectures : nanometer design for testability
(The Morgan Kaufmann series in systems on silicon / Peter J. Ashenden, Wayne Wolf, series editors)
Morgan Kaufmann Pub., c2008
大学図書館所蔵 全9件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
注記
Includes bibliographical references and index
内容説明・目次
内容説明
Modern electronics testing has a legacy of more than 40 years. The introduction of new technologies, especially nanometer technologies with 90nm or smaller geometry, has allowed the semiconductor industry to keep pace with the increased performance-capacity demands from consumers. As a result, semiconductor test costs have been growing steadily and typically amount to 40% of today's overall product cost. This book is a comprehensive guide to new VLSI Testing and Design-for-Testability techniques that will allow students, researchers, DFT practitioners, and VLSI designers to master quickly System-on-Chip Test architectures, for test debug and diagnosis of digital, memory, and analog/mixed-signal designs.
目次
- Introduction
- Digital Test Architectures
- Fault-Tolerant Design
- SOC/NOC Test Architectures
- SIP Test Architectures
- Delay Testing
- Low-Power Testing
- Coping with Physical Failures, Soft Errors, and Reliability Issues
- Design for Manufacturability and Yield
- Design for Debug and Diagnosis
- Software-Based Self-Testing
- FPGA Testing
- MEMS Testing
- High-Speed I/O Interface
- Analog and Mixed-Signal Test Architectures
- RF Testing
- Testing Aspects of Nanotechnology Trends.
「Nielsen BookData」 より