SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩
著者
書誌事項
SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩
(Design Wave Advance)
CQ出版, 2008.5
- タイトル別名
-
SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩
- タイトル読み
-
SystemVerilog セッケイ スタート アップ : Verilog カラ SystemVerilog エ ステップ アップ スル タメ ノ ダイイッポ
大学図書館所蔵 全46件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
この図書・雑誌をさがす
内容説明・目次
内容説明
システムLSIやASIC(application specific integrated circuit)、FPGA(field programmable gate array)といったディジタルLSIの設計に欠かせないハードウェア記述言語(HDL)の業界標準として、Verilog HDLが広く利用されている。このVerilog HDLをベースに、設計、検証、モデリングの各機能を強化した言語がSystemVerilog(IEEE 1800)である。具体的には、構文を改良して記述量を削減しやすくなった。また、アサーションや制約付きランダム・テスト生成といった大規模LSIの検証に必要な機能が追加された。本書では、SystemVerilogの構文やVerilog HDLとの違い、実際のサンプル記述、シミュレータを利用した設計・検証の手順などについて解説する。
目次
- 第1部 SystemVerilogイントロダクション編
- 第2部 SystemVerilog構文編
- 第3部 SystemVerilogアサーション編
- 第4部 SystemVerilogシミュレーション演習編
- 第5部 SystemVerilogモデリング編
- 第6部 Verification Methodology Manual(VMM)活用編
「BOOKデータベース」 より