完全ディジタルPLL回路の設計 : ディープ・サブミクロンCMOSプロセスで実現する
Author(s)
Bibliographic Information
完全ディジタルPLL回路の設計 : ディープ・サブミクロンCMOSプロセスで実現する
（半導体シリーズ）
CQ出版, 2010.9
- Other Title
-
All‐digital frequency synthesizer in deep‐submicron CMOS
完全ディジタルPLL回路の設計 : ディープサブミクロンCMOSプロセスで実現する
- Title Transcription
-
カンゼン ディジタル PLL カイロ ノ セッケイ : ディープ サブミクロン CMOS プロセス デ ジツゲン スル
Available at / 50 libraries
-
No Libraries matched.
- Remove all filters.
Search this Book/Journal
Note
文献: p315-320
Description and Table of Contents
Description
無線通信回路の周波数シンセサイザやマイクロプロセッサの高速クロック生成回路において必須となるＰＬＬ（位相同期回路）を完全にディジタル回路で構成するという設計思想が、完全ディジタルＰＬＬ回路（ＡＤＰＬＬ）である。本書は、この設計思想を解説したものである。「ディープ・サブミクロン・プロセスでは、ディジタル信号のエッジ遷移の時間領域の分解能のほうがアナログ信号の電圧分解能よりも優れている」という考え方に基づいており、アナログ回路をディジタル回路と共存させて集積化する重要な技術となっている。
Table of Contents
- 第１章 イントロダクション
- 第２章 ディジタル制御発振器
- 第３章 正規化ディジタル制御発振器
- 第４章 完全ディジタルＰＬＬ回路
- 第５章 アプリケーション例—ＡＤＰＬＬ技術で作る送信器
- 第６章 ＡＤＰＬＬのビヘイビア・モデル化とシミュレーション
- 第７章 ＡＤＰＬＬの実装と実験結果
- Ａｐｐｅｎｄｉｘ Ａ ＤＣＯスイッチングに起因するスプリアス
- Ａｐｐｅｎｄｉｘ Ｂ ガウシアン・パルス成形フィルタ
- Ａｐｐｅｎｄｉｘ Ｃ ＶＨＤＬソース・コード
by "BOOK database"