RTL設計スタイルガイド : LSI設計の基本
著者
書誌事項
RTL設計スタイルガイド : LSI設計の基本
培風館, 2011.6
- VHDL編
- Verilog HDL編
- タイトル別名
-
LSI設計の基本RTL設計スタイルガイド
- タイトル読み
-
RTL セッケイ スタイル ガイド : LSI セッケイ ノ キホン
大学図書館所蔵 件 / 全55件
-
VHDL編09C||JAXA||50140308675014030867,
Verilog HDL編09C||JAXA||50140308945014030894 -
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
奥付の監修者名: 半導体理工学研究センター
Verilog HDL編: 改訂第二版(2006)の内容を見直ししたもの(「はじめに」より)
内容説明・目次
- 巻冊次
-
VHDL編 ISBN 9784563067854
内容説明
本書は、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）記述標準として、ハードウェア記述言語によるＲＴＬ設計を進めるための設計スタイルを定義したものである。
目次
- １章 基本設計制約（命名規則；同期設計 ほか）
- ２章 ＲＴＬ記述テクニック（ＲＴＬ記述でのＶＨＤＬ文法制限；組み合わせ回路のｐｒｏｃｅｓｓ文記述 ほか）
- ３章 ＲＴＬ設計手法（機能ライブラリの作成；ライブラリの使用 ほか）
- ４章 検証のテクニック（テストベンチ記述；プロシージャ記述 ほか）
- Ａ 付録（Ｄｅｓｉｇｎ Ｃｏｍｐｉｌｅｒによる論理合成；Ｅｎｃｏｕｎｔｅｒ ＲＴＬ Ｃｏｍｐｉｌｅｒによる論理合成）
- 巻冊次
-
Verilog HDL編 ISBN 9784563067861
目次
- １章 基本設計制約（命名規則；同期設計 ほか）
- ２章 ＲＴＬ記述テクニック（組み合わせ回路；組み合わせ回路のａｌｗａｙｓ文記述 ほか）
- ３章 ＲＴＬ設計手法（機能ライブラリの作成；機能ライブラリの使用 ほか）
- ４章 検証のテクニック（テストベンチ記述；タスク記述 ほか）
- Ａ 付録（Ｄｅｓｉｇｎ Ｃｏｍｐｉｌｅｒによる論理合成；Ｅｎｃｏｕｎｔｅｒ ＲＴＬ Ｃｏｍｐｉｌｅｒによる論理合成 ほか）
「BOOKデータベース」 より