Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ
Author(s)
Bibliographic Information
Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ
（デザインウェーブムック）
CQ出版, 2010.10
- Other Title
-
Verilog HDL & VHDLテストベンチ記述の初歩
テストベンチ : Verilog HDL & VHDL : 記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ
- Title Transcription
-
Verilog HDL & VHDLテスト ベンチ キジュツ ノ ショホ : ロンリ カイロ ノ ケンショウ デ モチイル HDLブンポウ ト ノウハウ
Available at 46 libraries
Search this Book/Journal
Description and Table of Contents
Description
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。
Table of Contents
- 第１部 テストベンチの基本（検証の重要性とテストベンチ；組み合わせ回路のためのテストベンチ ほか）
- 第２部 テストベンチの文法（遅延の記述方法；標準出力の記述方法 ほか）
- 第３部 検証のテクニック（テスト・パターンの検討；ランダム検証 ほか）
- Ａｐｐｅｎｄｉｘ（テストベンチ記述のためのＶｅｒｉｌｏｇ ＨＤＬ文法リファレンス；テストベンチ記述のためのＶＨＤＬ文法リファレンス）
by "BOOK database"