VHDLによるFPGA設計&デバッグ
著者
書誌事項
VHDLによるFPGA設計&デバッグ
オーム社, 2012.3
- タイトル読み
-
VHDL ニヨル FPGA セッケイ & デバッグ
電子リソースにアクセスする 全1件
大学図書館所蔵 全65件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
この図書・雑誌をさがす
注記
文献あり
内容説明・目次
内容説明
VHDLによる回路設計の基本的な説明からテストのための記述に仕方に至るまでの、一連の工程を紹介する。
目次
- 1 なぜ今、HDLによるFPGA設計なのか?(電子回路設計のパラダイムシフト;HDLの種類と標準化の動向 ほか)
- 2 VHDLによる回路記述(VHDL記述の基礎;テストベンチの書き方 ほか)
- 3 より効率的なデバッグ(assert文によるエラー判定;generic文によるパラメータ渡し ほか)
- 4 大規模回路の設計とデバッグへの対応(TPUについて;階層化設計 ほか)
「BOOKデータベース」 より