SystemVerilog入門 : 設計・仕様・検証のためのハードウェア記述言語
著者
書誌事項
SystemVerilog入門 : 設計・仕様・検証のためのハードウェア記述言語
共立出版, 2020.10
- タイトル別名
-
Introduction to SystemVerilog : hardware design, specification, and verification with SystemVerilog
SystemVerilog入門 : 設計仕様検証のためのハードウェア記述言語
- タイトル読み
-
System Verilog ニュウモン : セッケイ・シヨウ・ケンショウ ノ タメ ノ ハードウェア キジュツ ゲンゴ
並立書誌 全1件
大学図書館所蔵 件 / 全4件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
SystemVerilogの言語の持つ意味から実践で使用するための知識までを習得できる入門書。Verilogとの差異、設計および検証作業で必要となる基本的な機能を中心に解説する。
参考文献: p[415]-416
内容説明・目次
目次
- 概要
- 設計および検証のためのビルディングブロック
- データタイプ
- メンバーで構成されるデータタイプ
- クラス
- プロセス
- 代入文
- オペレータと式
- 実行文
- タスクとファンクション〔ほか〕
「BOOKデータベース」 より
