SystemVerilogアサーション・ハンドブック
著者
書誌事項
SystemVerilogアサーション・ハンドブック
丸善, 2006.1
- タイトル別名
-
System Verilog assertions handbook : for formal and dynamic verification
SystemVerilogアサーションハンドブック
- タイトル読み
-
System Verilog アサーション ハンドブック
大学図書館所蔵 件 / 全36件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊
その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭
内容説明・目次
内容説明
SystemVerilogでは、Verilog HDLが大幅に機能強化されている。特に検証面で、テストベンチ構文とアサーション構文が追加されたことが大きい。本書は、その中でも通称SVA(SystemVerilogAssertion)と呼ばれるアサーション構文に焦点をあて、アサーション・ハンドブックとして書かれている。多くの記述例を用い設計/検証者に親しみやすい構成をとっているので、SVAを用いてアサーション活用を始めるための絶好の書籍である。
目次
- 第1章 検証メソドロジにおけるSYSTEMVERILOGアサーションの役割
- 第2章 プロパティとアサーションの概要
- 第3章 プロパティについて
- 第4章 シーケンスについて
- 第5章 プロパティとシーケンスの高度な話題
- 第6章 設計プロセスでのSystemVerilogアサーション
- 第7章 アサーションを使用したフォーマル検証
- 第8章 SystemVerilogアサーション・ガイドライン
- 第9章 SystemVerilogアサーション辞書
「BOOKデータベース」 より