ベリフィケーション・メソドロジ・マニュアル : SystemVerilogでLSI機能検証プロセスを徹底改善
著者
書誌事項
ベリフィケーション・メソドロジ・マニュアル : SystemVerilogでLSI機能検証プロセスを徹底改善
（Design Wave Advance）
CQ出版, 2006.4
- タイトル別名
-
Verification methodology manual for systemVerilog
ベリフィケーションメソドロジマニュアル : SystemVerilogでLSI機能検証プロセスを徹底改善
- タイトル読み
-
ベリフィケーション・メソドロジ・マニュアル : SystemVerilog デ LSI キノウ ケンショウ プロセス オ テッテイ カイゼン
大学図書館所蔵 件 / 全24件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
原著の翻訳
その他の著者: Eduard Cerny, Alan Hunter, Andrew Nightingale
監訳: STARC, ARM, Synopsys
内容説明・目次
内容説明
本書は、ディジタルＬＳＩ開発の機能検証に関する指針をまとめたノウハウ集です。検証計画やテストベンチ、アサーション、カバレッジ、システム・レベル検証の具体的なルールや推奨事項について解説しています。ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の開発に携わる設計エンジニア、検証エンジニア、システム・アーキテクト、設計マネージャにとって必携の解説書です。
目次
- イントロダクション
- 検証計画
- アサーション
- テストベンチ・インフラストラクチャ
- スティミュラスとレスポンス
- カバレッジ・ドリブン検証
- フォーマル検証ツールに対応するアサーション
- システム・レベル検証
- プロセッサ統合検証
- ＶＭＭ標準ライブラリの仕様
- ＶＭＭチェッカ・ライブラリ
- ＸＶＣ標準ライブラリ仕様
- ソフトウェア・テスト・フレームワーク
「BOOKデータベース」 より