SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩

著者

    • Design Wave Magazine編集部 Design Wave Magazine ヘンシュウブ

書誌事項

SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩

Design Wave Magazine編集部編

(Design Wave Advance)

CQ出版, 2008.5

タイトル別名

SystemVerilog設計スタートアップ : VerilogからSystemVerilogへステップアップするための第一歩

タイトル読み

SystemVerilog セッケイ スタート アップ : Verilog カラ SystemVerilog エ ステップ アップ スル タメ ノ ダイイッポ

大学図書館所蔵 件 / 40

内容説明・目次

内容説明

システムLSIやASIC(application specific integrated circuit)、FPGA(field programmable gate array)といったディジタルLSIの設計に欠かせないハードウェア記述言語(HDL)の業界標準として、Verilog HDLが広く利用されている。このVerilog HDLをベースに、設計、検証、モデリングの各機能を強化した言語がSystemVerilog(IEEE 1800)である。具体的には、構文を改良して記述量を削減しやすくなった。また、アサーションや制約付きランダム・テスト生成といった大規模LSIの検証に必要な機能が追加された。本書では、SystemVerilogの構文やVerilog HDLとの違い、実際のサンプル記述、シミュレータを利用した設計・検証の手順などについて解説する。

目次

  • 第1部 SystemVerilogイントロダクション編
  • 第2部 SystemVerilog構文編
  • 第3部 SystemVerilogアサーション編
  • 第4部 SystemVerilogシミュレーション演習編
  • 第5部 SystemVerilogモデリング編
  • 第6部 Verification Methodology Manual(VMM)活用編

「BOOKデータベース」 より

関連文献: 1件中  1-1を表示

詳細情報

  • NII書誌ID(NCID)
    BA85858949
  • ISBN
    • 9784789836197
  • 出版国コード
    ja
  • タイトル言語コード
    jpn
  • 本文言語コード
    jpn
  • 出版地
    東京
  • ページ数/冊数
    343p
  • 大きさ
    24cm
  • 分類
  • 件名
  • 親書誌ID
ページトップへ