VHDLによるFPGA設計&デバッグ
Author(s)
Bibliographic Information
VHDLによるFPGA設計&デバッグ
オーム社, 2012.3
- Title Transcription
-
VHDL ニヨル FPGA セッケイ & デバッグ
Access to Electronic Resource 1 items
Available at / 65 libraries
-
No Libraries matched.
- Remove all filters.
Search this Book/Journal
Note
文献あり
Description and Table of Contents
Description
VHDLによる回路設計の基本的な説明からテストのための記述に仕方に至るまでの、一連の工程を紹介する。
Table of Contents
- 1 なぜ今、HDLによるFPGA設計なのか?(電子回路設計のパラダイムシフト;HDLの種類と標準化の動向 ほか)
- 2 VHDLによる回路記述(VHDL記述の基礎;テストベンチの書き方 ほか)
- 3 より効率的なデバッグ(assert文によるエラー判定;generic文によるパラメータ渡し ほか)
- 4 大規模回路の設計とデバッグへの対応(TPUについて;階層化設計 ほか)
by "BOOK database"